Surpassing the Limits of Moore's Law through "Packaging"?The Mighty Packaging Alliance of TSMC!
Вставка
- Опубліковано 7 чер 2024
- 00:00 Apple WWDC Keynote, Vision Pro, and M2 Chip
00:58 Advertisement Segment
01:32 Has Moore's Law Reached Its Limit?
03:43 Surpassing Moore's Law!?
04:16 What is Packaging?
05:24 Chiplet Integration, SoC, and SiP - What Are They?
06:37 What is 3D Advanced Packaging?
08:26 Challenges of Advanced Packaging
10:23 TSMC's 3DFabric Alliance
11:56 Conclusion
// Further Reading //
Image Chips Like Sandwiches - Three-Dimensional Ultra-Thin Packaging Interconnect Chip Technology
pansci.asia/archives/55595
A Sudden Revelation While Bathing: The Nobel Prize-Worthy Patent of the Eight Traitors - Semiconductor "Planar Process" - "Revolutionary Genius: Shockley and the Eight Traitors"
pansci.asia/archives/351843
// References //
www.charmingscitech.nat.gov.t...
www.tsmc.com/chinese/news-eve...
www.tsmc.com/english/dedicate...
3dfabric.tsmc.com/english/ded...
blogs.sw.siemens.com/semicond...
semiwiki.com/uncategorized/97...
www.bnext.com.tw/article/6302...
ctee.com.tw/news/tech/832581....
www.bnext.com.tw/article/5665...
www.techbang.com/posts/105326...
// Production Team //
Host: Kuowei Cheng
Planning: Hsieh Fu-Cheng
Script: Hsieh Bing-Yi
Editing: Chen Yun-Xin
Want more interaction with us? Become a member ► lihi1.com/BWeoe - Наука та технологія
泛科學真的是越來越厲害了，務實的內容穿插有趣的梗，知識長一本正經的講幹話都非常有趣，謝謝你們製作這麼有深度的影片。
感謝支持
@@PanScitw
作為一名 台積電 & 日月光
退休人員
這視頻 大方向是對的
但.......
細節處 . 差的有點多
業內很多細節處
是不能公開的
我也不好說些什麼 ！
影片
@@user-zt8xq6bk7q 大方向對了就夠了，細節方面爆出來的話容易引發一些問題
反而這樣講講大方向，讓普通人可以了解到世界的發展
這樣就夠了
還有後面的構想，比較明顯是拉投資
估計是有這方面的資源渠道，就差一個機會
@@user-zt8xq6bk7q那是故意的，希望您能明白。
就像作業系統的更新其中一個目的是讓處理器速度越來越慢一樣，不可說，不可說。
我超愛這個頻道的宅男內梗DDDDD
開頭很有趣，但後面塞太多梗了
DDR4 的資料傳輸速度已經超過 3200MHz，匯流排(BUS)頻率超過 1600MHz。不用說未來，光是現在就碰到瓶頸，主要有二個方面：
a. 我們知道 V = f*λ 速度=頻率*波長。電磁是以光速傳輸。3*(10^8)=16*(10^8)* λ，λ=3/16=18cm。當波長是公分級時，依『傳輸線的理論與實務證實』，layout 的走線若與終端阻抗不匹配時，會產生反射或駐波的現象，影響訊號傳輸。
b. 訊號頻率高時，在導體上會產生『集膚效應』。集膚效應有所謂的集膚深度，頻率越高，電流在磁場作用上，越往導體表面流動，R=ρ*l/A 電阻 = 電阻系數(與導體材料有關) * 導體長度 /導體截面積。頻率越高，導體截面積就越小，阻抗就越大，訊號衰減就越大。解決方式：1. 加粗 layout 走線。2. 增加驅動電流。3. 降低走線長度。第一種方式顯然不可行，PCB 沒有太多空間可以加粗走線。第二種會增加 CPU 功耗。只有降低走線長度可行。
針對高頻傳輸產生的傳輸線與集膚效應，晶圓級的封裝是最好的解決方式，走線長度縮短百倍以上，不只解決物理產生的衰減，長度縮減也代表訊號傳輸更快，運算效能更高、功耗更低。台積電的 2.5D 封裝技術跟它的晶圓製程技術一樣優秀。未來的電腦效能要提升，不只是 CPU 等晶圓製程而已，系統級的晶圓封裝技術是不可缺的。
推一下
趕快按讚 不然別人以為我們看不懂
@@ryo7752 3374 知道意思嗎？ 如果不知道的話，那你等於沒看懂。
還記得，小時候第一次看魔鬼終結者2，裡面提到有人回收第一集的終結者殘骸，裡面就有回收一個終結者腦部的CPU，看起來就像是把多個半導體晶片，層層堆起來的感覺，沒想到這已經被實現了XD
說不定未來在散熱與立體的架構的極限發展，
CPU會先變得像是一顆四方體，需要用XYZ三個維度的腳位去讀寫，
再來變成像是球體般的CPU，屆時就不用固態腳位了，直接丟進液態槽裡讓奈米機器自行尋找接點並建立無數各自獨立絕緣的連線XDDDD
1995年的電影，當時那位黑人科學家拿出第一代魔鬼終結者的CPU並解說時，我們的概念都還停留在PCB板做成立體狀那簡直是鬼斧神工(還在想怎麼可能)，沒想到25年後卻親眼見到現代的先進封裝，大腦又回想起阿諾的臉龐了....
所以代表天網近了lol
@@louiswang6213Chatgpt
咚咚咚 咚咚
@@johnnysun79 什麼？
這段影片含金量相當高！謝謝「PanSci 泛科學」能將艱深的晶片技術做深入簡出的解說，這是觀眾的福氣。
感謝支持！
半導體的微形化已漸臻物理的極限。雖然有美資公司成功研發一奈米以下的製程，可是遠未能量產。如今業界另闢蹊徑，以立體半導體延續摩爾定律。
最薄的半导体材料二硫化钼厚度0.32nm
厂商宣传的所谓多少多少纳米和实质上只有沟道槽距离勉强接近宣传大小😅
別緊張。
下世代是量子電腦的舞台，還有♾️️可能。不過作為一般目的使用，現有的技術都夠用了。
比較希望出腦機相關產品，長時間盯著3C眼睛痠，出個產品直接跳過眼睛給大腦刺激產生影像，對啦就是無限月讀
有這種技術視覺聽覺之外的感官知覺傳遞也能實現了
@@cwlante你是不是有大膽的想法
@@user-kv2es2pe5h 您是指D槽嗎?
腦機已經在研發了，elon musk的公司
我很需要 不然我眼睛遲早視網膜剝落
好棒棒能夠這樣科普
晶片的測試很多都是要求晶片設計者，在設計晶片時也必須同時設計“如何測試”，術語上就是"design for test "，所以如何降低測試成本，就在於晶片設計的工程師，能不能夠設計使用便宜的機台，卻能夠驗證晶片內部的功能是否正常，這也是晶片設計工程師的功力所在。
對沒錯，tester很貴，probe card很貴，socket也很貴XDD
對這種專業技術的解釋很到位，點一個讚。這頻道總是深入淺出說明專業技術，很好的科普頻道。
謝謝鼓勵！
封裝是其次，重要的是蘋果的完整的生態系，x86為了相容新舊設備、軟體，處理器內塞了很多東西，更多的是妥協，好比說ARM的A710跟A78除了架構層面外，就是A710完全捨棄了多32位元軟體的支援，如此一來對於64位元應用就可以有更高的能耗比，蘋果的設備從來不是硬體想辦法去迎合所有人，而是軟體去迎合她，因此才能有優秀能耗比與性能
當然3D封裝也是未來提高晶片能耗比的方法，不只TSMC還有intel、sumsang也都在做
謝謝補充～
我只能說apple省電高效能很大一部分是來自硬體調用策略 + 供電系統設計
真的跟x86架構的包袱沒太大關係
就算有
那個只有可能5%不到的差異
不要再吵一個很久以前就一直在吵也早就被證明無關的東西了......
這就是封閉系統的優點，能夠為自己的產品做軟硬體的最優化。 所以蘋果 谷歌 微軟 各有優缺
Mac算封閉系統嗎wwww
謝謝！感謝作者可以將複雜的技術介紹的淺顯易懂！希望可以再繼續努力製作相關影片！
謝謝，收到！
影片不錯! 支持!
多謝你們，在這祥細說明先進封裝原理用途及挑戰👍👍
謝謝你！
影片風格越來越幽默了XD
如果能出現像是機動戰艦那樣 有人機一體介面的東西(不是馬斯克那個要插腦的)
用手接觸感應球體 用思考就能驅動機器的話 這樣應該會更加便利吧
在設計時就針對不同需要堆疊在一起的不同類型晶片預留通道，在封裝製程內包含了foundry端的製程讓不同堆疊在一起的晶片透過通道連結在一起，之前有看過技術介紹的文章，看起來就是把原本foundry的事情挪一部分到封裝廠去做，這樣可以說封裝也可以延伸為foundry製程的一部分不再僅僅只是封裝而已
感謝解說，我一直在找超越摩爾定律的解說。
我希望以後有ILover，從此解決單身族的困擾。
笑死~連刀劍梗都出來了🤣
知識型網紅，泛科學在科學類的YT真的很專業。你們很棒
謝謝鼓勵！
關於測試的部分，敝人以自身經驗提供一些看法，若能相互交流，那是更好，若是寫錯，更歡迎指教，期盼良性互動，讓台灣有更多半導體的優秀人才能陸續產出：
在堆疊之前，可以使用電性測試（electrical testing）或光學檢測（optical inspection）等方法，對每個裸晶進行品質檢驗，篩選出合格的裸晶，並將失效的裸晶剔除。
在堆疊之後，可以使用電性測試或微探針（microprobe）等方法，對堆疊後的3D IC進行功能驗證，確認接點是否連接導通，以及是否符合設計規格。
在測試的過程中，可以使用統計分析（statistical analysis）或機器學習（machine learning）等技術，對測試數據進行分析和預測，找出可能影響良率的因素，並優化測試流程和策略。
在測試的策略上，可以採用分層測試（layer-by-layer testing）或部分測試（partial testing）等方法，根據不同的製程階段和產品需求，選擇合適的測試項目和頻率，以平衡良率和成本之間的關係。
餐考資料：
www.eettaiwan.com/20210805nt61-advanced-packaging/
www.eettaiwan.com/20210225nt41-all-around-inspection-techniques-for-advanced-semiconductor-packaging/
iemiu.com/digital/178948.html
CoWos技術也已經是好幾年前的東西了....我在wafer bonding 這站點 , 但SoIC 需要超精密準度接合 目前使用EVG 40NT機台 , 目前精度可做到50nm以內
疊那些wafer的技術可不是一般企業做得到的....沒個幾十年研發不太可能
很多技術都是好幾年前就有，但是技術不純熟無法商業化，所以都是軍武先用，軍武的目的是要比對手猛不太貴得太離譜就好，像是微米波軍武早就用到爛掉準備要換掉了，商用市場還沒普及
感謝分享
開場超吸睛❤
謝謝
我想要iSkin，一種親膚薄膜透氣型螢幕，可以用來自定義刺青圖案，還可以按照心情調整
好硬核的内容！优质内容！
我希望推出iDoor, 想去哪，門一開就到，跟哆啦A夢的任意門一樣
我想到一個新產品：iBrick
結合上網，語音、資料傳輸，拍照等功能的磚頭，並配有液晶螢幕可以操作
免費仔看了頻道一年了，對不起片頭必須噓，已按讚
3:11 我看的很認真欸🤣🤣👍
不過這次的分析可能是東西太多了少講一個
就是熱
以前Intel熱賣是因為他的高瓦數
現在也是高效能高瓦數
但是行動資訊的普及使的人手一台筆電
而高效能的晶片如CPU GPU放進筆電都需要閹割一半能力
不閹割就是讓他生熱
而熱又是半導體的壽命失效主因
因為半導體摻雜的元素因為熱會飄移
使空乏區變小而失去開關作用
一但高熱就是不可逆傷害
所以縮短了距離的晶片封裝
除了降低電感也降低電阻
大部分在連接器上的能耗也得到解決
特別是高頻特性可以在同塊基板上得到保護
訊號完整性也進一步提升
所以Ｍ系列晶片是蘋果實驗許多年做出最適合筆電的CPU
以前冬天抱著mac可以暖胸口
現在抱著他會冰敷
除了跑雙系統做ansys模擬會有點溫溫的跟風扇聲之外
真的沒碰過它發熱過也沒風扇聲
酷斃惹❤
VLSI 製程...再難下去就會是前端長晶，蝕刻，顯影，Die bump,Wire bump實務了...!
AMD X3D 系列 應該也是用這種3D堆疊技術 能達到低功耗高性能 同樣性能下發熱量也能降低
AMD的 3D Vcatche更難，他是直接晶片對接的。而影片中看起來更像COWOS和Favor，需要一個中介版，容錯率可以稍微高一點
但X3D实际上还蛮烫的，就是因为垂直堆叠造成的核心部分导热不良，所以没法跑在和普通sku一样的高频上
快！還要更快！
可以做成手環 當你發情的時候 你可能不知情 所以身體上會做出讓人不喜的性騷擾事件 在系統發現下 會開始向外搜索 有大數據 會根據你的身體狀況 尋找合適載體 有效避免現在性騷擾事件
很強 直接圈粉
长见识了 👏
2:46 互補式場效電晶體很多種耶，一九六零年代就發明的 CMOS (PMOS 加 NMOS) 也可以叫做是互補式場效電晶體。MBCFET 全稱是 Multi-Bridge Channel Field-Effect Transistor。要翻譯的話，多通道場效比較精準吧？算不算刊誤呢？
感謝補充，互補式場效電晶體確實是較大的分類，關於電晶體結構的部分，我們之後會再做一集詳細介紹。
封裝就是使用樹酯來封裝晶片
模壓過後還需要切單進行切割
切割成一顆一顆的晶片
有一個我想了很多年的AI應用方式。就是生物防治，用雷射獵殺非屬於此的生物，比如說蚊子或是入侵物種，絕對是很大的商機。
我认为测试的次数的设计问题应该是应用统计学的概念，在经过计算之后最适当的阶段进行随机抽样测试就可以最大限度减低测试次数并保证产品的良率，这个可以通过进行ANOVA分析来实现。适当应用统计学的模型，可以保证不需要在每一道环节都进行测试，而只需要在计算好的环节进行随机抽样即可保证整体的良率水平。
很早以前 在西元2000年以前，我就在想為什麼晶片只做二維而不做立體三維的。
後來幾年後才想通，其實跟電路板一樣 電路板可以有很多層都是走線 可是只有上下層可以放零件。
如果要疊加成3D 就得再加一片電路板 然後用接腳上下相連通。跟現在講的意思一樣了。
不過也想到3D NAND FLASH的結構 不知道這種多層技術能否用在密集電晶體的結構上。
3D晶片不是技术问题 而是发热问题《积热》
7800 X3D
我希望有個iLoveU對戒，戴上後不用猜對方想什麼，不會再被說：「為什麼你不懂我？」🥲
你確定你想被另一半讀心?😏
煩惱加倍，痛苦加倍，服兵役時同時感受到月經的痛苦。
@@TsaiMengChun 真 靈魂伴侶
風格變得好活潑有趣
感謝支持！
希望能讲一下不同纳米制程下的电晶体的不同设计的科普。同面积下，理论上6nm到4nm面积要缩小到16/36，等带来2.25倍的提升。而先进制程则能带来堆叠层数的提升，并且能从三维的尺度去思考布线的问题。但实际上，因为电晶体的设计不同，或者其它因素，可能对此产生影响。希望科普。
7:00飛機就像是大手筆版本的
類似高密度PCB的 layout設計?
開頭也太好笑😂
感覺頭顯減重更多是著重於晶片外的硬體🤔(?
那如果在晶片內部用量子糾纏傳輸資料呢？
2:47 那個應該不是互補式場效電晶體吧? 最後兩個GAA/MBC只是channel width差異
真的CFET結構上下堆疊 更複雜?
如有錯誤 糾正我~謝謝
是的，感謝提醒！我們已在字幕與資訊欄中訂正
絕對選A 讓世界更完美😍
是很期待，我過去已經花了幾十萬在ＶＲ上面。其實以前ＶＲ就兩個大問題，紗窗效應跟需要連高性能電腦，對於我這種足夠預算的人而言，更大問題是沒有好的操作系統，所以也無法工作用，但看來APPLE是解決了，是已經準備好錢要下訂一台vision pro來試試看。
vision pro的性能沒有很強阿 gpu效能只有3060等級 預算無限請組頂級電腦配支援windows的vr眼鏡
@@jo0909jj 樓主的意思是vision pro的操作系統很順手吧，不用額外手拿操控器之類的東西就能直接操作虛擬介面
看看未來meta有沒有辦法做出類似的東西，不然被蘋果超車就好笑了
@@user-vt8no3ut5e META畢竟只是軟體公司，APPLE軟硬體齊發根本無敵
比較想知道怎樣能達到預算無上限的方法😂
@@CSeeYou168 「等等黨」有100年的預算 嚴格說也算是無上限了
7:23 有點像是愛因斯坦羅森橋的概念
等於人類已經在矽晶片上 上升一個維度了
哪天可能就換現實世界的維度被突破了
您好, 想請教CoWos 與 InFo 都是先進封裝, 其中InFo因為不須載板, 封裝成本較低，且有利於散熱和降低晶片的功耗, 為什麼CoWos沒有完全被取代, 難道InFo有其他缺點嗎?
CoWos 是為高性能而生。INFO 是為低成本而生~ InFo 的成本為CoWoS 1/7。 InFo 用在SOC 手機上 空間有限,成本需控制。Cowos 用在 高性能處理器。H100、M1、AMD 5800X3D
成本也是很重要的考量 CCD為什麼輸給CMOS
m2 能效比好,但是只要效能第一而非能效比第一的場景目前還是很多.這個場景m系還是輸給intel的13代.尤其是單核高頻效能
下一片要說味精工場了嗎?
6:14 這的示意圖是否有誤？應該是製作好就是整顆，目前技術還無法用拼接吧？
（如有錯誤，願有高人指點，謝謝！）
感觉先进封装技术基本上是开启了一个大门，目前还只是一个开端，相信未来应该可以实现各种各样的裸芯层叠，甚至有可能会实现“立方体芯块”也说不定。到时候从芯片进化成芯块，芯体，芯板，都是可以预期的。说不定以后的电脑里除了主板之外，甚至会有一块“芯板”。
感謝泛科學，我書讀得少，看到一半就睡著了😂
其實還好 , 業界已經搞這個好幾年了
SoC我記得是在單一晶片上整合各種不同功能, 只封裝一顆晶片0A0
對啊，影片裡SIP跟SOC講都是指SIP，SOC的解釋不太對...
好像再看上班時的工作流程簡易濃縮😅而且還看到聯盟裡我公司名字很奇妙🤪也是啦！台積電是我們其中一家客戶
7:22 以這張圖來說，傳統相鄰的B和C反而會比3D堆疊後還要經過D來得快。我理解成3D堆疊不是100%，而只是大部分時候比傳統2D來得快，對嗎？
看了笑死，一臉正經的胡說八道：影片中提到的所謂先進封裝或稱3D封裝，他才不是跟「傳統」封裝相比較，因為影片中所謂「傳統」封裝本來就有系統單封裝（SiP）的上下堆疊的PiP（Package in Package）封裝🤭或是「PoP（Package on Package）封裝
C D不錯
C能衍生出農業照護
進而提高農業生產效率
D能衍生出老年照顧，進行貼身監測來管理
十年前还在工作时就在韩国leeno做探针的销售工程师，当时对应的客户是在苏州的三星和无锡的海力士。
主要是记忆体和存储芯片的封装测试，当时是以bga为主。
所处领域已经是后道封装，非专业人士，仅知道封装完后，必定要再进行一系列电气性能测试。
我正是作一系列電氣性測試的工程師
@@thomaslin2493
哈哈，可惜我离开这个领域很久了，不然可以向您学习很多知识😁
光晶片會否問世？即晶片的線路是以光子取代電子？
光看就覺得熱XD
MBCFET不是互補式場效電晶體
0:17 開頭笑爛... 真...真滴好貴...
快……還要更快！
快，還要更快。
我看到一個影片介紹癌症硼中子捕獲治療的影片 有效嗎 你們能做一集說說嗎
我被片頭的星爆逗笑了XDDD
謝謝！
台積電太強大了，看來值得長期投資，先買再說
每道流程是否需要檢查，
會否透過AI運算以達致最優化時間金錢成本的方法，
得到那些良率步驟需要抽或全檢
很難，因為製程變數太多了，小量生產跟大量生產變數又差的更多。所以為什麼別的國家很難追趕這也是其中一個原因。技術跟經驗的累積缺一不可。你要讓AI算就需要輸入足夠多的變因，就比如天氣預測為什麼沒辦法這麼準確，就是因為你無法輸入所有詳盡的自然變化給電腦，當然他算出來就會有誤差，但是這的確是一個可以努力的方向。
Vision pro needs 2nm chip to lower Power consumption
給 0:16 一個讚
免照顧花盆，應該自動化就能搞定，只是修剪形狀會變得單一化。
不一樣的東西吧？AI的用途是能分析植物如果出現枯萎狀態要能判斷上什麼原因
如果是純灑水就真的沒必要用到AI
如果有超導體就能越疊越高了~嗎?
我比較期待 SAO 何時能實現~~~😊
iYoWear，穿戴式裝置，偵測地面上如果有樂高積木，自動幫你緊急抬高膝蓋，避免踩到會哎唷喂呀
看完本影片後感想...
1. QC成本增消費者買到3C機王的機率增加了.... 👁👁
2. 散熱器廠商股價上升液態散熱成為主流 📈
3. 3D立體蓋大樓不小心接觸地球表面整個晶片可能變磚 ((🌏((
貴 ?! 只要不暈眩，我一定買 !!
SoC 是多个Die吗？我感觉是在同一个die上印刷了多个逻辑单元呢。
晶片越疊越高 會不會以後不是晶片了 而是晶磚或是晶塊XD
最終會變成晶球，疊起來是為了讓點對點的距離減小，空間上最能讓各點的距離最小的形狀就是球體。
@@linuschen01 這感覺蠻有可能的欸XD
讚
只提封裝,完全不提這樣玩他要怎麼散熱.像他這樣堆疊起來,熱量都積在一起了.線路短,看起來效能當然好,但是一有不可預期的電流,很容易就會燒毀.
測試我想是不用擔心
因為基本上每一個製程階段都有測試
1:32 開講
❤讚👍🎉 0:31
不是只有台積電，晶片封裝廠也一樣重要，台積電美國廠成本壓不下來，一部分原因也是那邊沒有像台灣一樣的一條龍服務
美國人不想跟台奴一樣瘋狂輪班
明明就是美國人沒那麼奴
@@user-jv4sq8bi2d 所以我說部分原因嘛XD
美國廠人工成本太高，美國工程師也無法像台灣工程師這樣連假日都隨時待機，很多人多台灣的工程師很奴，但他們本想這麼大聲斥責，但台積電給的獎金實在是太多了www
@@f27766855 錢多好辦事😎
炸雞叔您客氣啦！您絕對買的起😆一堆！🎉
我也覺得很像
我比較期待NerveGear awa
沒有頭髮的我...
請問有長頭髮的裝置嗎??
開頭笑出來XD
其實500公克還是蠻重的 希望以後可以達到相同功能再減輕重量吧 我希望可以達到300公克的程度但感覺很難
減重很簡單，電池拿掉就好了
@@user-us4hx7zs4h 已經拿掉了…
快還要更快
但堆疊起來之後 溫度就是個問題了
arm的频率上不去, 上去了温度就下不来. 和传统x86说实话还是有点差距的. . .
測試要用的 軟、硬、韌體 是關鍵