Arrays in System verilog | Part-1 | Static/Fixed size array in system verilog

Поділитися
Вставка
  • Опубліковано 26 гру 2024

КОМЕНТАРІ • 6

  • @rekhanaik8262
    @rekhanaik8262 Рік тому +1

    Mam can you please explain a three dimensional array with another example because it's a little bit confusing.

  • @krupakaril8974
    @krupakaril8974 3 місяці тому +1

    hi mam
    i want complete system verilog sessions

    • @susheelapatagar
      @susheelapatagar  3 місяці тому

      Please refer the available videos for now. I'm in the process of uploading the rest.

  • @vinodKumar6666.
    @vinodKumar6666. 3 місяці тому +1

    Mam can you explain vector[3:0] and array[3:0]

    • @susheelapatagar
      @susheelapatagar  3 місяці тому

      Watch PART 2 I have explained the difference here: ua-cam.com/video/oup0gqzipBw/v-deo.htmlsi=KZvkOYvJKlIN91GA