System Verilog event regions.Как разобраться? // Данил Бычков

Поділитися
Вставка
  • Опубліковано 13 січ 2025

КОМЕНТАРІ • 4

  • @FPGASystems
    @FPGASystems  3 роки тому +1

    Следующая встреча FPGA разработчиков: fpga-systems.ru/meet
    --
    Отдельная презентация к докладу fpga-systems.ru/conference/2021-2/presentations/008_byckov.pdf
    --
    Все презентации конференции доступны здесь www.patreon.com/posts/materialy-fpga-2-59703075
    --
    Посмотреть записи всех выступлений и скачать презентации докладчиков
    1. Конференция в Москве ua-cam.com/play/PLWMg96mLREOdAombjDtt0S_Rg36zpl0TC.html
    2. Конференция в Санкт-Петербурге ua-cam.com/play/PLWMg96mLREOf-hyJeD4dxe6OLR8VGfQAS.html
    --
    Поддержка проекта
    1. www.patreon.com/fpgasystems
    2. yoomoney.ru/to/4100110847722369

  • @golyakoff
    @golyakoff 3 роки тому +1

    Спасибо за публикацию, интересная тема и отличная подача.

  • @MrRONE777
    @MrRONE777 Місяць тому

    толковое видео
    было бы полезно еще увидеть параллели с waveform. Например, мы видим posedge клока, вот здесь есть _next значение, здесь _ff - и как это всё от такта к такту переходит, и как timeslot связан с тактами и связан ли

  • @daryhan9429
    @daryhan9429 9 місяців тому +2

    Люди которые не знали, так и не поняли. А кто знал, тем не нужно😂