Bonsoir, merci de vous donner tant de mal et de prendre bcp de temps pour nous faire comprendre des tas de choses. A nous maintenant de gratter nos neuronnes pour aller plus loin
Hello Bidouilleur. Toujours aussi didactiques tes videos, c'est formidable. Mon Cyclone IV compte de 00 à 99. Cela peut sembler peu de choses mais pour moi, c'est magique ;) ... Merci !!
Bonjour. Je vois que peu à peu vous adoptez la bonne pratique qui consiste à n'utiliser que de la logique synchrone ;-). L'utilisation de symboles de la série 74 n'est pas une bonne idée, car la plupart du temps, ce sont des circuits asynchrones. En ce qui concerne votre design en Verilog, l'idéal serait de n'utiliser qu'une seule horloge à 50 MHz. L'horloge à 5Hz pourrait être remplacée par un signal d'un coup d'horloge à 50 MHz toutes les 200 ms, ce signal servant de "clock enable" (if...) pour un bloc "always" cadencé aussi à 50 MHz. Il n'y aurait donc qu'une seule horloge dans tout le circuit, distribuée par la grille d'horloge dédiée du FPGA. C'est la stratégie qu'adoptent les professionnels dans leurs conceptions.
Vous avez parfaitement raison kar120c1 mais dans l'exemple de Bertrand on est dans le cas où l'asynchronisme est maitrisé. En effet les entrées du second process sont toutes synchrones de l'horloge de ce process donc pas de problème. Cela n'aurait pas été le cas si les signaux traités changeaient d'état en même temps que l'horloge (synchrones du premier process) Je pense que les débutants attendent avec impatience la suite et seront un peu tristes le jour où la série s'arrêtera...
@@papyblue2162 Bonjour Papy Blue. Dans l'exemple de Bertrand, il n'y aura pas de souci en effet. Par contre, une bonne pratique est de n'utiliser qu'une seule horloge pour tout le design (ici 50 MHz). Pourquoi ? parce que dans les FPGA, il y a des routages dédiés à faible skew pour les horloges, les "grilles d'horloge". Dans les FPGA récents, il y en a plusieurs, mais le nombre n'est pas infini. Lorsque le routeur détecte une horloge, il l'affecte à une grille. Mais quand le nombre de grilles est épuisé, il prend du routage standard, et les délais de propagation ne sont pas du tout les mêmes. Avec des horloges routées sur des connexions standard, il peut survenir des tas de problèmes, comme de la métastabilité ou des ordres de commutation de bascules inversés dans les pipelines, ce qui cause des problèmes de fonctionnement intermittents très difficiles à régler.
5 років тому+1
Ce sont des considérations que je ne maîtrise pas encore! Et ce sera la même chose dans ma prochaine vidéo (déjà tournée depuis quelques semaines). Pas moyen donc de corriger les lacunes. D'où mes avertissements répétés de ne pas nécessairement copier ce que je fais... Mais je m'amuse :-)
Super vidéo, je ne pensais pas que la programmation sur ces binious fût si simple! Peut-être un pong sur fond de signal TV dans la prochaine? Great job!
Super cette série ! Tu vas pouvoir nous créer une carte graphique vga pour Arduino !!! Merci Autrement, le code ressemble un peu à du pascal et aussi une remarque concernant les "cases". J'imagine que pour ne pas tester tous les cases un par un une fois que le bon a été choisi il devrait y avoir une sortie de type "exit;". Mais bon, je ne connais pas cette syntaxe. En tous cas, je pressens l'idée derrière tout ça que notre fpga remplace tous les circuits logiques que nous mettions "in situ". Intéressant ce "caméléon". Je sens un peu donc l'idée du circuit à tout faire mais à condition bien sûr de "maîtriser la bête" ce qui ne semble pas au premier abord si évident.
Bonjour, j'ai reçu le kit et je remarque une différence avec les chiffres 6 et 9 entre la version "schéma" et la version verilog, avec cette dernière le 6 a une barre en haut et le 9 une en bas, j'irai comparer les sources. En tout cas, c'est très intéressant, il me reste plus qu'a commencer un petit projet de A à Z (faire clignoter une LED pour le début). A bientôt et merci pour cette série...
J'adoe cette série ! C'est bien de programmer sur une plaquette mais comment fait-on pour programmer un FPGA pour le placer sur un circuit indépendant ?
Super vidéo que j’attendais impatiemment. Quelques questions : en Verilog, la variable counter n’est pas initialisée à 0 ? Entre les versions schématique et codée, quelles sont les différences de place ? Le code est-il plus compacte ? Encore merci en attendant le mesureur de fréquence !
Salut. Je regarde souvent vos vidéos. Je suis comme vous un mordu de l électronique ce beau mal que j' ai attrapé précocement. Votre remarque qu il faut souvent suspecter un condensateur chimique dans une panne d appareils audios est très pertinente. Je voudrais votre éclairage sur deux choses si possible merci:1j ai trouvé au marché aux puces une radio am sous forme de puzzle que je ne peux reconstituer je vous en enverrai une photo si vous le désirez.2 j' ai une radio grundig yacht boy 400..qui ne fonctionne bizarrement qu une fois très chauffée au soleil !!!ce que je ne comprends pas. Merci.
![[2] FPGA : Compteur binaire](/img/n.gif)
Super vidéo. Tant de perspectives nouvelles sont en train de s’ouvrir grâce à votre travail !
Absolutely Fabulous, jamais imaginé que ce serait si simple de programer un FPGA. Un grand merci😁✌️
Bonsoir, merci de vous donner tant de mal et de prendre bcp de temps pour nous faire comprendre des tas de choses. A nous maintenant de gratter nos neuronnes pour aller plus loin
Hello Bidouilleur. Toujours aussi didactiques tes videos, c'est formidable. Mon Cyclone IV compte de 00 à 99. Cela peut sembler peu de choses mais pour moi, c'est magique ;) ... Merci !!
16:14
Ligne 33, le commentaire parle d'unité, ce n'est pas dizaine?
Bonjour. Je vois que peu à peu vous adoptez la bonne pratique qui consiste à n'utiliser que de la logique synchrone ;-). L'utilisation de symboles de la série 74 n'est pas une bonne idée, car la plupart du temps, ce sont des circuits asynchrones. En ce qui concerne votre design en Verilog, l'idéal serait de n'utiliser qu'une seule horloge à 50 MHz. L'horloge à 5Hz pourrait être remplacée par un signal d'un coup d'horloge à 50 MHz toutes les 200 ms, ce signal servant de "clock enable" (if...) pour un bloc "always" cadencé aussi à 50 MHz. Il n'y aurait donc qu'une seule horloge dans tout le circuit, distribuée par la grille d'horloge dédiée du FPGA. C'est la stratégie qu'adoptent les professionnels dans leurs conceptions.
Vous avez parfaitement raison kar120c1 mais dans l'exemple de Bertrand on est dans le cas où l'asynchronisme est maitrisé.
En effet les entrées du second process sont toutes synchrones de l'horloge de ce process donc pas de problème.
Cela n'aurait pas été le cas si les signaux traités changeaient d'état en même temps que l'horloge (synchrones du premier process)
Je pense que les débutants attendent avec impatience la suite et seront un peu tristes le jour où la série s'arrêtera...
@@papyblue2162 Bonjour Papy Blue. Dans l'exemple de Bertrand, il n'y aura pas de souci en effet. Par contre, une bonne pratique est de n'utiliser qu'une seule horloge pour tout le design (ici 50 MHz). Pourquoi ? parce que dans les FPGA, il y a des routages dédiés à faible skew pour les horloges, les "grilles d'horloge". Dans les FPGA récents, il y en a plusieurs, mais le nombre n'est pas infini. Lorsque le routeur détecte une horloge, il l'affecte à une grille. Mais quand le nombre de grilles est épuisé, il prend du routage standard, et les délais de propagation ne sont pas du tout les mêmes. Avec des horloges routées sur des connexions standard, il peut survenir des tas de problèmes, comme de la métastabilité ou des ordres de commutation de bascules inversés dans les pipelines, ce qui cause des problèmes de fonctionnement intermittents très difficiles à régler.
Ce sont des considérations que je ne maîtrise pas encore! Et ce sera la même chose dans ma prochaine vidéo (déjà tournée depuis quelques semaines). Pas moyen donc de corriger les lacunes. D'où mes avertissements répétés de ne pas nécessairement copier ce que je fais... Mais je m'amuse :-)
Super vidéo, je ne pensais pas que la programmation sur ces binious fût si simple! Peut-être un pong sur fond de signal TV dans la prochaine? Great job!
Super cette série ! Tu vas pouvoir nous créer une carte graphique vga pour Arduino !!! Merci
Autrement, le code ressemble un peu à du pascal et aussi une remarque concernant les "cases". J'imagine que pour ne pas tester tous les cases un par un une fois que le bon a été choisi il devrait y avoir une sortie de type "exit;". Mais bon, je ne connais pas cette syntaxe. En tous cas, je pressens l'idée derrière tout ça que notre fpga remplace tous les circuits logiques que nous mettions "in situ". Intéressant ce "caméléon". Je sens un peu donc l'idée du circuit à tout faire mais à condition bien sûr de "maîtriser la bête" ce qui ne semble pas au premier abord si évident.
Bonjour, j'ai reçu le kit et je remarque une différence avec les chiffres 6 et 9 entre la version "schéma" et la version verilog, avec cette dernière le 6 a une barre en haut et le 9 une en bas, j'irai comparer les sources. En tout cas, c'est très intéressant, il me reste plus qu'a commencer un petit projet de A à Z (faire clignoter une LED pour le début). A bientôt et merci pour cette série...
J'apprécie beaucoup ce style de vidéo, car pour le moment tout le monde fait la même chose (arduino en autre) .
ça donne envie en tout cas
Encore une superbe video
elle tombe a point j'etais en train de me mettre a verilog...
pas de version VHDL ?
J'adoe cette série ! C'est bien de programmer sur une plaquette mais comment fait-on pour programmer un FPGA pour le placer sur un circuit indépendant ?
Il ne faut pas brûler les étapes: tu sais programmer un FPGA ?
non pas encore, je me demandais quel matériel supplémentaire il fallait
je crois que je vais finir par tester moi aussi l'été prochain, maintenant que je sais un peu à quoi m'attendre
Merci
La carte conseillée par très bien, mais peut mettre longtemps à venir, prenez les devants pour cet été !
Super vidéo que j’attendais impatiemment.
Quelques questions : en Verilog, la variable counter n’est pas initialisée à 0 ?
Entre les versions schématique et codée, quelles sont les différences de place ? Le code est-il plus compacte ?
Encore merci en attendant le mesureur de fréquence !
Moi aussi je suis débutant en fpga. Merci
Salut. Je regarde souvent vos vidéos. Je suis comme vous un mordu de l électronique ce beau mal que j' ai attrapé précocement. Votre remarque qu il faut souvent suspecter un condensateur chimique dans une panne d appareils audios est très pertinente. Je voudrais votre éclairage sur deux choses si possible merci:1j ai trouvé au marché aux puces une radio am sous forme de puzzle que je ne peux reconstituer je vous en enverrai une photo si vous le désirez.2 j' ai une radio grundig yacht boy 400..qui ne fonctionne bizarrement qu une fois très chauffée au soleil !!!ce que je ne comprends pas. Merci.
Qui c'est très bien codé en fpga ici ?
Il se pourrai que je puisse t'aider sur du vhdl: discord.gg/HZBzsz
J’ai appris à l’université le VHDL qui me sert strictement à rien vu que le verilog est la norme donc je suis ici, super 👍
Yanski le Verilog est la Norme ! Ah bon !
juste non.