Bilgisayar Mimarisi (Computer Architecture) Ders23: İşlemcide Pipeline Hazards
Вставка
- Опубліковано 7 чер 2023
- Bilgisayar Mimarisi (Computer Architecture) Ders23: İşlemcide Pipeline Hazards
Kayseri Erciyes Üniversitesi 2023 Bahar dönemi Bilgisayar Mimarisi ve Organizasyonu dersi video kayıtları
Ders notları ve derste gösterilen assembly ve Verilog kodlarını içeren github sayfası:
github.com/mbaykenar/computer...
Mehmet Burak AYKENAR
/ mehmet-burak-aykenar-7...
Bambaşka bir anlayım keşke Erciyes üniversitesini kazansaydım
Teşekkürler, ben erciyeste yalnızca bir dönem için misafir olarak bu dersi verdim, kadrolu hocası değilim
selamun aleyküm bu mesajı tamamen cahil olarak soruyorum umarım yanlış anlaşılmam
bildiğimiz gibi bir çok işlemci firması var amd, intel arm falan filan bunların kaynakları açık değil ama galiba risc5 mimarisi tamamen açık diye duydum her işlemcinin bir assembly dili var bu dili türkçe olarak tasarlayabilir miyim tasarlayabilirsem bu karakterler ascii tablosundan geliceği için türkçe karakterleri karakter olarak alamayacagız ascii yerine unicode standartında tanımlatabilir miyiz bunları yapabiliyorsak bunları başarabilmek için nereden başlamam gerekiyor....
tekrardan belirtmek isterim ki cahil olarak bunu yazıyorum umarım ciddiye alıp beni bilgilendirirsiniz. cevabınızı sabırsızlıkla bekliyorum ....
Merhabalar ben işlemcimdeki bütün data hazardları engellediğimi d,şünüyorum. Ama derleyiciden bir çıktı aldıktan sonra ilerlerde olmaması gereken değerleri alıyorum. Acaba sorunum önbellektemi veya hala gözden kaçırdığım buyruklarda mı bunu anlayabileceğim yöntemler veya hazırlanmış klasik bir test kodu var mı ?
işlemci standard bir ISA için tasarlandıysa ona uygun test kodları vardır. Örneğin risc-v için var, google spike ISS gibi
@@mehmetburakaykenar Githubda Riscof diye bir arch-test buldum şimdi ona bakıyorum sanırım SPIKE ve SAIL risc modelleri üzerinden kendi işlemcimizi karşılaştırma yapıyor. NeoRv işlemcisi ilede test örneği varmış internette çok teşekkür ederim yardımınız için.