ÇİP TASARIMI - Ders 10: Clock Tree Synthesis (CTS)

Openlane flow'da Placement sonrasında CTS aşaması gerçekleşir.
CTS aşaması öncesinde tek bir pinden bütün registerları besleyen clock sinyali bufferlar eklenerek FF'lara dengeli şekilde dağıtılır ve clock skew elimine edilir.
Openlane uygulama
#vlsiprojects
#vlsi
#vlsidesign
#technology
yonga
#teknoloji