Modules and Ports in Verilog

Поділитися
Вставка
  • Опубліковано 25 гру 2024

КОМЕНТАРІ • 3

  • @AxElKo440
    @AxElKo440 5 років тому +3

    You cleared a lot of confusion for me :) thank you

  • @kancharajinikar585
    @kancharajinikar585 2 роки тому

    👏👏

  • @sairamganna350
    @sairamganna350 8 років тому

    How to keep module working without having any inputs or outputs