00:00 - Можно проматывать 17:20 - Вступительное слово от Михаила Коробкова (FPGA-Systems) 20:50 - Вступительное слово от Олега Щепетинщикова (FPGA-Systems) 27:45 - Введение в проектирование RTL цифровых систем средствами Chisel/Scala (Денис Муратов, YADRO) 1:13:05 - Генерация преднамеренных ошибок в UVM-тесте (Андрей Ефимов, Бюро 1440) 1:43:20 - Проектирование интегральной схемотехники в российских САПР (Никита Малышев, Эремекс) 2:14:00 - Большой перерыв 3:18:15 - Как мы AMD GPU на ПЛИС с RISC-V Linux запускали (Сергей Мирошниченко, YADRO) 4:00:20 - Open Source Step-and-Compare: делаем индустриальный подход к верификации RISC-V доступным каждому (Сергей Чусов, НИЛ ЭСК НИУ МИЭТ) 4:34:42 - Увеличиваем производительность, искажая время: Extended Useful Skew (Алексей Мухаматнабеев, YADRO) 5:14:20 - Небольшой перерыв 5:37:58 - Работаем с HDMI на ПЛИС (Алексей Гребенников) 6:22:15 - Что нового у BMTI? (Михаил Коробков, FPGA-Systems) и закрытие конференции Слайды ищите на engineer.yadro.com/fpga-systems-2024-2-msk/
00:00 - Можно проматывать
17:20 - Вступительное слово от Михаила Коробкова (FPGA-Systems)
20:50 - Вступительное слово от Олега Щепетинщикова (FPGA-Systems)
27:45 - Введение в проектирование RTL цифровых систем средствами Chisel/Scala (Денис Муратов, YADRO)
1:13:05 - Генерация преднамеренных ошибок в UVM-тесте (Андрей Ефимов, Бюро 1440)
1:43:20 - Проектирование интегральной схемотехники в российских САПР (Никита Малышев, Эремекс)
2:14:00 - Большой перерыв
3:18:15 - Как мы AMD GPU на ПЛИС с RISC-V Linux запускали (Сергей Мирошниченко, YADRO)
4:00:20 - Open Source Step-and-Compare: делаем индустриальный подход к верификации RISC-V доступным каждому (Сергей Чусов, НИЛ ЭСК НИУ МИЭТ)
4:34:42 - Увеличиваем производительность, искажая время: Extended Useful Skew (Алексей Мухаматнабеев, YADRO)
5:14:20 - Небольшой перерыв
5:37:58 - Работаем с HDMI на ПЛИС (Алексей Гребенников)
6:22:15 - Что нового у BMTI? (Михаил Коробков, FPGA-Systems) и закрытие конференции
Слайды ищите на engineer.yadro.com/fpga-systems-2024-2-msk/