- 199
- 447 006
Истовый Инженер
Приєднався 26 жов 2022
Номер заявления в РКН: 4962859214.
Профессионалы о технологиях.
Мы раскрываем экспертизу и профессионализм талантливых специалистов, чтобы повысить престиж и сформировать новое понимание профессии российского инженера.
Больше материалов - engineer.yadro.com
Профессионалы о технологиях.
Мы раскрываем экспертизу и профессионализм талантливых специалистов, чтобы повысить престиж и сформировать новое понимание профессии российского инженера.
Больше материалов - engineer.yadro.com
Реализация интерфейса HDMI на ПЛИС: Tx и Rx
Алексей Гребенников рассказал, как получать значительно больше информации о состоянии платы через HDMI.
Слайды можно найти на engineer.yadro.com/fpga-systems-2024-2-msk/
Слайды можно найти на engineer.yadro.com/fpga-systems-2024-2-msk/
Переглядів: 372
Відео
Обновление линейки BMTI: анонсы и инсайды из поездки в Китай
Переглядів 18421 день тому
Михаил Коробков (FPGA-Systems) поделился новостями, полученными от производителя в ходе недавней поездки в Поднебесную. Слайды можно найти на engineer.yadro.com/fpga-systems-2024-2-msk/
Намеренное искажение тактового древа для увеличения рабочей частоты дизайна
Переглядів 16221 день тому
Алексей Мухаматнабеев (YADRO) поделился своей реализацией Extended Useful Skew, на примере объяснил, как использовать этот метод, и разобрал его ограничения. Слайды можно найти на engineer.yadro.com/fpga-systems-2024-2-msk/
Обзор индустриальных подходов к верификации RISC-V, реализация Step-and-Compare на открытом ПО
Переглядів 19221 день тому
Сергей Чусов (НИЛ ЭСК НИУ МИЭТ) рассказал про преимущества и недостатки современных индустриальных подходов к верификации RISC-V ядер и подробно остановился на своей реализации одного из них. Слайды можно найти на engineer.yadro.com/fpga-systems-2024-2-msk/
Нюансы устройства PCIe или Как мы AMD GPU на ПЛИС с RISC-V Linux запускали
Переглядів 65421 день тому
Сергей Мирошниченко (YADRO) рассказал, с чем пришлось разобраться его команде, прежде чем запустился бенчмарк OpenGL: • Проблемные места драйверов, мешающие запуску где-то, кроме мира x86, и как их исправить. • Что делать, если не хватает 64 бит адреса. • Как подготовить свой стенд к DMA. • Как не захлебнуться прерываниями. • Практическая польза ветки master. Слайды можно найти на engineer.yadr...
Обзор рынка российских САПР
Переглядів 35221 день тому
Никита Малышев (Эремекс) рассказал, почему вам может быть интересно присмотреться к свежим релизам отечественных разработок при проектирование интегральной схемотехники. Слайды можно найти на engineer.yadro.com/fpga-systems-2024-2-msk/
Автотестирование с добавлением случайных ошибок: универсальный подход для верификации проектов
Переглядів 14821 день тому
При верификации многих систем на базе FPGA/ASIC требуется смоделировать не только нормальную работу, но и работу при ошибочных воздействиях. Андрей Ефимов (Бюро 1440) рассказал о методе, который позволяет генерировать преднамеренные ошибки в UVM-тесте и автоматически оценивать результаты. Слайды можно найти на engineer.yadro.com/fpga-systems-2024-2-msk/
Обзор Chisel для генерации сложных цифровых схем и сравнение с System Verilog
Переглядів 19721 день тому
Наверняка многие из вас слышали про Chisel как альтернативу стандартным HDL для проектирования цифровых систем. Но стоит ли использовать эту технологию в своих проектах, чем она может быть полезна и какие несет в себе риски? Денис Муратов (YADRO) разобрался для вас! Слайды можно найти на engineer.yadro.com/fpga-systems-2024-2-msk/
«Стандарт живёт 3 года…» (Константин Владимиров, Антон Полухин, Игорь Гусаров, Илья Казаков)
Переглядів 2,6 тис.21 день тому
Дискуссия: «Стандарт живёт 3 года…» Довольны ли мы реализацией текущих стандартов? Довольны ли тем, как быстро компиляторы внедряют фичи новых стандартов? Может, стоит обратить внимание на подходы других языков в release cycle? К примеру, на Rust editions? Эксперты: - Константин Владимиров Руководитель отдела компиляторов и инструментов разработки, Syntacore - Антон Полухин Эксперт-разработчик ...
Интрузивные контейнеры на примере BOOST. intrusive
Переглядів 40421 день тому
Есть большой класс задач, когда объекты надо индексировать по разным ключам. Среди множества решений интрузивные контейнеры выделяются своим удобством. В ходе доклада мы рассмотрим, что такое интрузивные контейнеры и в чем их уникальные особенности. Также узнаем, как они помогают в разработке 5G-сетей, и познакомимся с инструментами из библиотеки Boost.Intrusive. Елена Степанова Техлид в команд...
Применение паттернов ООП в современных C++ проектах
Переглядів 69221 день тому
Существует мнение, что объектно-ориентированного программирования в C необходимо избегать, поскольку оно мешает достичь максимальной производительности кода. Но стоит ли от него отказываться? В этом докладе я покажу, что современное программирование может успешно сочетаться с объектным подходом. Поделюсь опытом проектирования реального C проекта и расскажу о паттернах ООП, которые сделали его г...
Лучший тестовый фреймворк для Go? Обзор Ginkgo/Gomega
Переглядів 28528 днів тому
Доклад будет полезен разработчикам и тестировщикам, заинтересованным в расширении возможностей привычных тестовых фреймворков. Я расскажу: · как Ginkgo упрощает написание тестов и делает их более выразительными, · сравню Ginkgo v.2 от Ginkgo v.1, · и как библиотека Gomega может стать аналогом testify/require. p. s. Если вы знакомы Ginkgo/Gomega и вам не нравится их документация, тоже приходите ...
Платформенный сервис без хардкода: CEL в конфиге и как его готовить
Переглядів 21828 днів тому
Платформенный сервис без хардкода: CEL в конфиге и как его готовить
Мониторинг и трейсинг в RISC-V: что есть, что разрабатывается, а что появится лишь в будущем
Переглядів 338Місяць тому
Мониторинг и трейсинг в RISC-V: что есть, что разрабатывается, а что появится лишь в будущем
Оптимизация большого проекта для использования векторных расширений RISC-V на примере CatBoost
Переглядів 366Місяць тому
Оптимизация большого проекта для использования векторных расширений RISC-V на примере CatBoost
Ни на что не похожая векторизация и цикловые оптимизации в RISC-V
Переглядів 1,3 тис.Місяць тому
Ни на что не похожая векторизация и цикловые оптимизации в RISC-V
Дизайн языков программирования / Гипервизоры / Будущее системного программирования
Переглядів 6 тис.Місяць тому
Дизайн языков программирования / Гипервизоры / Будущее системного программирования
Практическое применение Simtera: отечественного симулятора и синтезатора ПЛИС
Переглядів 353Місяць тому
Практическое применение Simtera: отечественного симулятора и синтезатора ПЛИС
Как PyUVM может помочь верификатору-новичку на предприятии
Переглядів 315Місяць тому
Как PyUVM может помочь верификатору-новичку на предприятии
Параллельный запуск двух ОС на FPGA с процессорной подсистемой или Системный подход к разработке
Переглядів 805Місяць тому
Параллельный запуск двух ОС на FPGA с процессорной подсистемой или Системный подход к разработке
Открытие осенней питерской FPGA-Systems 2024.2
Переглядів 111Місяць тому
Открытие осенней питерской FPGA-Systems 2024.2
Плата семейства Arduino на СнК RISС V со встроенной программируемой логикой
Переглядів 645Місяць тому
Плата семейства Arduino на СнК RISС V со встроенной программируемой логикой
Обзор RnD-цикла современных ASIC/SoC с акцентом на этап проектирования топологии
Переглядів 227Місяць тому
Обзор RnD-цикла современных ASIC/SoC с акцентом на этап проектирования топологии
Сложности перехода от FPGA-реализации RTL в ASIC-парадигму
Переглядів 245Місяць тому
Сложности перехода от FPGA-реализации RTL в ASIC-парадигму
Примеры практического применения FPGA в научном мире
Переглядів 461Місяць тому
Примеры практического применения FPGA в научном мире
Прототипирование ASIC на FPGA: мировые подходы и опыт YADRO
Переглядів 272Місяць тому
Прототипирование ASIC на FPGA: мировые подходы и опыт YADRO
Расширения RISC-V в ядре Linux: обзор основных, политика приема и поддержки
Переглядів 624Місяць тому
Расширения RISC-V в ядре Linux: обзор основных, политика приема и поддержки
Держим Uptime или как обновить ядро Linux без остановки процессов и перезагрузки системы
Переглядів 692Місяць тому
Держим Uptime или как обновить ядро Linux без остановки процессов и перезагрузки системы
Как работает подсистема DMA в Linux или пишем свой драйвер Memory Extender вместо IOMMU
Переглядів 877Місяць тому
Как работает подсистема DMA в Linux или пишем свой драйвер Memory Extender вместо IOMMU
Во первых лайфтаймы не совсем инновация, это отчасти позаимствовано из экспериментов с плюсами. Во вторых говорить что лайфтаймы неудачная идея это конечно странное заявление. Люди пользуются и им нравится. Большинство лайфтаймов компилятор расставляет сам. И можно подумать плюсами легко и удобно пользоваться и ни у кого ноги не отстреляны.
Не, при всем уважении к гостю, но "коре", "дунгеон" и прочее - это прям больно слушать...
37:30 Разницу системных и прикладных программистов отлично описал еще в 2013 году James Mickens в "The night watch". Достойный перевод есть на хабре ("Стражи ночи"). Ну и Николай примерно то же самое сказал.
Жаль что я раньше не видел ваши подкасты) Я и сам из этой области, порой просто интересно прошерстить интернет на подкасты с коллегами, особенно в этой сфере)
Добро пожаловать на канал! Всегда рады коллегам из сферы :)
Очень интерсный гость, которого можно слушать долго, не уставая от тем) И в то же время видно, что интервьюеры тоже в "теме", это очень здорово, потому что зачастую подобные подкасты проходят далеко не гладко)
Спасибо! Рады, что вам нравится наш подкаст!
Не совсем понял, Почему Константин говорит, что компилятор не знает об UB. Мы намеренно (а зачастую - от не искусными познаниями стандарта языка) можем написать кусок кода, когда компилятор будет видеть UB, и на основе этого сгенерировать совершенно не правильное поведение даже (!) в куске кода, напрямую не относящегося к тому месту, где совершен UB. Я сталкивался, например, в Си, когда к объекту, квалифицированному volatile, обращался через указатель на неквалифицированный таким volatile тип - по стандарту это UB, и я наблюдал совершенно ненормальный ассемблерный листинг того, что нагенерировал этот UB именно в процессе компиляции. Так что UB - это не всегда про run-time.
Здорово, спасибо, было очень интересно.
Спасибо! Рады, что понравился выпуск!
Спасибо за такой крутой контент на русском языке!
Спасибо, стараемся!
Чё за дела, почему я раньше не видел эти си ?
Класс!
как всегда контент отличный!
Когда думал что хорошо подготовился к экзамену, но препод все равно раз…л. Доклад очень интересный, спасибо :)
Начало с 30:53
вот уж мне повезло, а я сразу понял, что тут толковые уроки и преподаватели... благодарю! кошмарно и позорно, что этому не учат в вузах, но что есть, то есть.
Прапорщик в программировании хранят много интересных слов на складе. Но там схд сбои.
Спасибо, я хоть уже и инженер, но посмотреть было интересно) отличная подача для подрастающего поколения сделал схему с преобразователем напряжения лимонов и усилил её в 220 раз. Теперь в услугах энергосбытовых организаций не нуждаюсь. Не понимаю зачем строят АЭС, ГЭС, ТЭС, когда есть лимоны.
00:08 46:48 инжИнер ))) это всё влияние англицизмов
Спасибо!
Странно, в названии канала Инженер правильно написано. В титре на видео через ИнжИнер. Это от совмещения слов Инженер и Жир? Или все грамотные люди уже уехали?
Хороший обзорный доклад по комплексному мониторингу приложения. Спасибо!
Я один раз неправильно ставил электролит. Схема работала. Но потом замкнуло через день.
Если есть вопросы по урокам и теме курса, то вы всегда можете обратиться в наш чат поддержки курса: t.me/+vO2FmnteIqA0ZjZi
Спасибо большое за доклад. 1. 10:38 - не понял где тут CRTP. 2. Где можно посмотреть про CRTP от Константина Владимирова?
комитет нужет чтобы отменять дурацкие предложения (с)
16:25 Пакетные менеджеры в плюсах довольно давно... Хотя всё ещё есть определённые "приколы".
00:00 - Можно проматывать 17:20 - Вступительное слово от Михаила Коробкова (FPGA-Systems) 20:50 - Вступительное слово от Олега Щепетинщикова (FPGA-Systems) 27:45 - Введение в проектирование RTL цифровых систем средствами Chisel/Scala (Денис Муратов, YADRO) 1:13:05 - Генерация преднамеренных ошибок в UVM-тесте (Андрей Ефимов, Бюро 1440) 1:43:20 - Проектирование интегральной схемотехники в российских САПР (Никита Малышев, Эремекс) 2:14:00 - Большой перерыв 3:18:15 - Как мы AMD GPU на ПЛИС с RISC-V Linux запускали (Сергей Мирошниченко, YADRO) 4:00:20 - Open Source Step-and-Compare: делаем индустриальный подход к верификации RISC-V доступным каждому (Сергей Чусов, НИЛ ЭСК НИУ МИЭТ) 4:34:42 - Увеличиваем производительность, искажая время: Extended Useful Skew (Алексей Мухаматнабеев, YADRO) 5:14:20 - Небольшой перерыв 5:37:58 - Работаем с HDMI на ПЛИС (Алексей Гребенников) 6:22:15 - Что нового у BMTI? (Михаил Коробков, FPGA-Systems) и закрытие конференции Слайды ищите на engineer.yadro.com/fpga-systems-2024-2-msk/
Зря Вы так про Си. В отличие от C++, за веяниями которого тяжело уследить (и в силу этого все нововведения, как правильно сказали сами приглашенные гости, часто переделываются/узаконивают другое поведение), в Си изменения протекают гораздо плавнее и меньшими объемами. Да, в C23 есть что-то из C++, в части constexpr, auto, закоренения static_assert на уровне лексики и т.д. Но в Си нет примеров, когда от стандарта к стандарту поведение той или иной конструкции кардинально или частично менялось в регрессию. Антон затронул что-то про static inline - лично мне не известно об этой проблеме. Известно лишь, что поведение inline в купе с ключевыми словами static/extern в Си и C++ сильно отличается, поэтому, возможно, после C++ Антон столкнулся с "магией" static/extern inline в Си. Но никакой магии там нет - хотя, отчасти я согласен, что эта часть языка интуитивно тяжела для восприятия, поэтому ее придется именно запомнить. Но то же самое касается и C++, что не дискриминирует Си по сравнению с ним. В сфере программирования встроенных систем Си все еще более предпочтителен. Давайте сравним крайние стандарты: описание синтаксической и семантической части Си - это порядка 175 страниц. У C++ это уже порядка 480 страниц. Но достоинства C++ на 90% в его стандартной библиотеке, позволяющей тривиальные вещи не колхозить, а обобщить и дать пользоваться всем желающим. Однако и с каждым новым стандартом чутка правится синтаксис, способы инициализации (их уже больше нескольких десятков???), и запомнить это становится все труднее и труднее - в голове каша. Так что даже матерые плюсоводы не спешат перетаскивать свои кодовые базы на новые стандарты - C++ как вино - должны настояться довольно долго, чтобы можно было уверенно осваивать его хитрые нововведения. А вот за C23 не надо бояться - _Static_assert() переименовали в static_assert, семантика auto расширена в зависимости от контекста применения, появился #embed (очень крутая директива), появились типы с ограниченной шириной _BitInt(), все остальное уже синтаксические доработки - всякие разделители целых чисел 0x1000'0000 и т.д. Поэтому новичку можно смело брать книжку по C23 и не бояться завтра быть невостребованным из-за того, что все работают в C99 или C11. Однако, если нужно поддерживать старое ПО столетней давности, то переключать стандарт не рекомендуется - C23 выпилил поддержку некоторых вещей, которые давно следовало отрубить - например, определение функций в стиле C89 (список идентификаторов). Но все это настолько незначительные изменения, что для подавляющего количества программистов на Си эти изменения будут не заметны. Касательно Rust - если у языка нет стандарта, то это не язык, а очередной пузырь, который рано или поздно лопнет и ажиотаж вокруг него спадет.
Антон в принципе слишком фанатичный поклонник плюсов и всё другое обсирает. Да где-то он хорош, но слишком предвзято
17:42 - Начало 1:40:34 - Продолжение
телка топ
И все же rust лучше =)
Секта не дремлет
Возможности метапрограммирования хуже в Rust
Я, который на rust, и не знаю c++, очень люблю смотреть про c++🙂
Согласен, нормальная игра
Мир тебе, милость и благословение Божие. Приветствую тебя, моя дорогая. Благодарю тебя.
Ни черта не понятно
Спасибо, очень крутой доклад! Восхищен тем, насколько Марк погружен в тему, здорово рассказывает
А на какую аудиторию доклад?
указатели - привет из 80 ых
Обожаю как Константин рассказывает про векторизацию. Каждый раз так вдохновляюще!
Я это выступление уже смотрел в большом видосе, зачем повторяться?
не повторили а разбили
Музыка, выше математики...
Прекрасное интервью! Замечательные вопросы! Спасибо за общение с опытным специалистом!
Есть огромная разница между VMами и реальными ISA. Первым совершенно по сараю как устроено кодирование инструкций. Стопятьсот адресуемых регистров? Да пожалуйста. Инструкции по 128 бит и больше? Не проблема. А в реальных ISA приходится думать, как за один такт вытащить и декодировать побольше инструкций, да еще и понять каждую не зная про предыдущие. Да, и по хорошему - вообще любая задача должна сводиться к компиляции. Если следовать идеям language-oriented programming, то можно (и нужно) создавать множество маленьких (и не очень) проблемно-ориентированных языков. Которые надо компилировать. Друг в друга и в языи уровнем ниже.
Подскажите что можно почитать про архитектуры современные для новичка?
Здравствуйте! Зависит от того, что конкретно интересно. Если вам интересно непосредственно проектирование, то хорошая подборка литературы есть здесь engineer.yadro.com/article/knigi-po-shemotehnike/. Если интересен обзор каких-то конкретных архитектур, то можно посмотреть на их спецификации, а также много интересных материалов можно найти в тг-канале Николая Тернового, например, t.me/cpu_design/224
Какая Arria10 в 2024 ? В FPGA design in 2024 high-end is Agilex9/Agilex7, Versal Prime, AI-ML, Premium; old hi-end is Stratix 10 DX,AX,NX, Virtex & Zynq UltraScale+ mid-end Agilex5, Versal Prime (<200K gates), Kintex Ultrascale+; MIDDLE: Agilex5 (<100K gates), ZynqMP/Kria (<300K gates), AvantX, ; LOWER-MID Cyclone 10GP, Artix Ultrascale+, CertusPro NX, PolarFire; LOW: Spartan Ultrascale+, Spartan 7; Cyclone 10LP. Есть еще Efinix c кристаллами претендущими на mid-range. Но это все FPGA и если активно используются primitives , особенно жирные типа AI, Hard PCI Hard DDR, Hard ETH10/25/50/100, DSP Engine, Transceiver то можно забыть о переносе его в ASIC. Versal-овский огромный CLB и подобный Agilex-вский ALM тоже. 6-LUT, 4-LUT от старых FPGA еще переносят в ASIC. Но это жуть все равно. ASIC библиотки дает чего боятся FPGA с их LUT implementation - ASYNCHRONOUS DESIGN.
Классно!!!! Но я решительно не понял, какой системный язык лучше всех! Объясните!
Потому что этот язык находится в будущем
Кажется, что идеального языка не существует. Всегда стоит выбирать язык исходя из задачи. И как упоминал Николай часто не только язык, но и некоторое его подмножество.
Сиськи хорошие
1:54:30 а где ссылки то?
Спасибо за вашу внимательность! Добавили в описание цикл лекций и доклады Николая.
Шикарный выпуск!
Спасибо за ваш труд! Выпуск очень интересный!
Спасибо за выпуск! Два часа пролетели незаметно, пошёл искать лекции Николая!
Очень круто ! Считаю, что это будущее электроники, когда есть один главный процессор, на котором крутится бизнес-логика, и много мелких специализированных сопроцессоров в FPGA, выполняющих ускорение определенных операций.
Когда такие умные ребята откроют доступные школы и училища для всех желающих расскажите пожалуйста подробнее
Они давно открыты.
Очень интересно! Спасибо за выпуск. Позвольте только дать совет: сажайте ведущих по одну сторону стола, а гостя - по другую. Очевидно, что гостю неудобно вести разговор, мотая головой, а говорить на камеру в присутствии собеседников - минимум странно.
Спасибо за выпуск! Елена, у вас шикарное платье!