#17 Implementation of UP Counter on Basys 3 Board | Verilog

Поділитися
Вставка
  • Опубліковано 23 гру 2024

КОМЕНТАРІ • 5

  • @ElectronicswithProfMughal
    @ElectronicswithProfMughal  4 роки тому

    Dear All,
    *Become a Patron* and enjoy the perks including free, easy, and early access to project files and code.
    Visit Patreon here ➤ www.patreon.com/Electronicswithprofmughal
    - Prof. Mughal

  • @guitargames5912
    @guitargames5912 Рік тому +2

    Something issue is there FPGA count is stucked on 9

    • @jacktorrance2336
      @jacktorrance2336 8 місяців тому

      I had the same problem.

    • @guitargames5912
      @guitargames5912 8 місяців тому

      ​@@jacktorrance2336 okay so it's not stuck on 9 it's actually couting so fast that only 9 is visible on seven segment display

    • @guitargames5912
      @guitargames5912 8 місяців тому

      I troubleshooted this problem a year back ago