Module 2- Module Declaration- Verilog HDL-lecture 6

Поділитися
Вставка
  • Опубліковано 11 січ 2025

КОМЕНТАРІ • 2

  • @kaviyaradjindirane6956
    @kaviyaradjindirane6956 3 роки тому

    thank you mam . ur explanation is very easy to understand mam

  • @nandishr2636
    @nandishr2636 3 роки тому

    Can u upload videos of module 4 and 5? Asap?