CombCkt - 10B - Path Delay Optimization: Example

Поділитися
Вставка
  • Опубліковано 19 вер 2024
  • Path Delay Optimization: Example

КОМЕНТАРІ • 10

  • @saitejaramagiri9461
    @saitejaramagiri9461 Рік тому +2

    This prof is a genius

  • @madhursharma4445
    @madhursharma4445 2 роки тому +3

    🙏Wow...

  • @chetanggs
    @chetanggs Рік тому

    We should only add even number of inverters . so that my actual boolean logic doesnt change right ?

  • @YashRPant
    @YashRPant 7 місяців тому

    What will be k2?

    • @pawansharma6226
      @pawansharma6226 4 місяці тому +2

      Just find it by your own.
      we know input cap of NAND is 4C.
      we got x2= 6 , so input cap for NAND will be 6×3C.
      So , if upscaling factor of NAND is k2 ,then 4C×k2= 6×3C so k2= 4.5

    • @UpendraBadisa-kl3jn
      @UpendraBadisa-kl3jn 2 місяці тому +1

      @@pawansharma6226 we are equating the product of size we want upsize the unit DUT gate i/p cap (here NAND : K2*4C) with the{=} product of unit inverter cap and Stage effort(3c*fk)...
      am I right..? If I am wrong please let me know...

  • @vivekkar7921
    @vivekkar7921 5 місяців тому

    how did we jump to the conclusion of 400 lambda width?

    • @meghdesai9118
      @meghdesai9118 3 місяці тому

      Listen carefully bro you'll find all the answers