Очень интересно и полезно, большое спасибо! Есть один вопрос, а почку нам важно, чтобы MUX был внутри своей иерархии? Я использовал MUXF7 и он был сразу в отдельной иерархии
@@alexey2847 а, ну это просто было для демонстрации того, что можно сохранять архитектуру, если это будет необходимо в будущем в ваших проектах. Можно манипулировать оптимизацией на уровне архитектур
Super! Thanks!
sir ,i tried it using zybo and microblaze ps is used but during pin xdc i am not finding uart txd and rxd port please explain
Добрый день, следовал пунктам vhdl, но система сделала wrapper как verilog (.v). Это критическая ошибка или могу следовать дальше инструкции?
Решение : в закладке Tools сверху Settings есть понятие Target language, меняем то поле на VHDL и HDL wrapper работает как надо.
Очень интересно и полезно, большое спасибо! Есть один вопрос, а почку нам важно, чтобы MUX был внутри своей иерархии? Я использовал MUXF7 и он был сразу в отдельной иерархии
Это в каком моменте про это говорится?
30.20
@@alexey2847 а, ну это просто было для демонстрации того, что можно сохранять архитектуру, если это будет необходимо в будущем в ваших проектах. Можно манипулировать оптимизацией на уровне архитектур
нормально, что выдало овер 900 варнингов?
да, это же Ip ядра, привыкай
Статьи по Microblaze: fpga-systems.ru/publ/xilinx/microblaze/10
Sir here you have shown 32bit response can be obtained from gpio how can enlarge it for 64 bit can you please explain sir
you should use few gpios. For ex 1st gpio connected to 63:32, second to 31:0, also you could use a different int variables to store the response