Честь и хвала. Мне кажется в наше время только сотни человек по настоящему могут оценить Ваш труд... Я уверен через года ваши видео наберут огромное количество просмотров.
Поддержал Вас материально. Надеюсь, что пришло. Добавьте к банковским реквизитам БИК и ФИО получателя, так будет проще выполнить перевод любым желающим. Спасибо еще раз!
Вы способны заинтересовать за несколько лекций. Я пока вас смотрел, и все микросхемы стандартной логики скупил, и вот теперь планирую на них свой собственный процессор собрать. Потому что оказывается, это все до жути просто, даже элементарно.
@@DS-ls7ck уже листаю с++. А то что мне надо, это споттер, возможно и сейчас программу могу составить из фрагментов кода схожих программ и кучей библиотек под экранчики. Если не заброшу то, что то будет, иначе ни чего не будет😝.
Спасибо! Интересные лекции, освежают в памяти знания которые получал, а местами и не дополучал на кафедре "Промышленная электроника" 10 лет назад. Хотелось бы услышать лекции, такого познавательного содержания про ПЛК и их языках программирования.
Огромное спасибо за лекции. Прям очень интересно. У меня вопрос. А как устроены регистры которые на картине? Ведь если они выдадут записанное значение сразу на выход то результат суммирование изменится и новый результат запишется в регистр. Там используется Д тригер? Или регистр смешение с двумя ступенями. Или что то более подходяшее?
В ПГУ им. Т. Г. Шевченко. Как в Тирасполе, так и в Рыбницком филиале, где лектор и работает. А вообще, такие вещи должны рассказывать в любом мало-мальски уважающем себя вузе на специальностях, связанных с электроникой.
Уважаемый Михаил, точной исходной схемы я нигде не нашел. Представляемый вариант разработал сам исходя из того что каждая команда по даташиту исполняется за 1 такт (в основном) и битового представления кодов команд.
Спасибо за информацию. У меня вопрос а если вам дадут необходимое оборудование и компоненты вы сможете создать процессор, я думаю да потому что вы очень умный
Разрывная лекция. Спасибо. Но есть один вопрос - при начале второго тактового импульса результат предыдущей операции записывается в регистр, но в это же время выполняется следующая операция и результат появляется на выходе мультиплексора, вопрос в том как это не смешиваются эти два результата?
За счет частоты тактового импульса. Частота синхросигнала подбирается таким образом, чтоб вся схема успела сработать и не происходило накладки одной операции на другую. Команды генерируются медленнее, чем срабатывают все устройства в схеме.
Помогите начинающему пожалуйста. Схема очень упрощена и с одной стороны понятно, а с дугой вот совсем наоборот... Наверно на доске нарисован длинный конвейер? на сколько тактов/циклов? Интересна организация конвейера запись четной ступени срабатывает по срезу - нечетные по фронту, в чем разница если просто повысить частоту тактирования в двое и все стадии перевести на срабатывание по фронту? Если стадии идут чет/нечет можно обойтись одно-каскадными триггерами /*transparent latches*/? Стадии выходных регистров и предидущая дешифратора обе работают по фронту? Может какая-то стадия, работающая по срезу пропущена? А какая? Такой 'слоёный' чет/нечет конвейер не вызывает проблем с реализацией на FPGA? Тактовые сигналы подаваемые на регистры проходят через комбинационную логику дешифратора - 'clock gating' по-моему в синхронной логике это ни-ни! Вероятно будут большие проблемы при моделировании и с синтезом FPGA, разве не так?
Сформулирую по-другому: как выбирается регистр для записи результата (или приёмник при пересылке), я понял -- через демультиплексор. А как выбираются исходные операнды для двухместных операций (или источник при пересылке)? Или используется большой набор комбинационных схем (для всех 32 регистров-источников) или операции могут проводиться только с двумя регистрами, что вряд-ли.
Если честно, немного непонятно, почему по приходу первого фронта clk в регистр ничего не запишется, ведь дешифратор сформирует сигналы на выходах W, соответственно на одном из выходов демультиплексора сразу же сформируется 1, и результат запишется в регистр
При подач комбинации 00 на DMX, на нем сформируется единица на выходе Q0, который никуда не подключен. Единица сформируется, но повиснет в воздухе, грубо говоря
Не совсем верно! что за дешифратор такой мутный? такие не известны в природе. где ввод данных в эту систему? с которыми оперируем... где порты ввода-вывода?
Маленько не понравилась эта лекция. Автор постарался упростить якобы схему, а в итоге только лишние вопросы возникают как это должно все происходить. На доске, когда все нарисовано от руки, восприятие плохо происходит.
Scott CPU посмотрите видео. Вообще преподаватель сам разработал свою схему АЛУ (но по сути это коммерческая тайна) так для того что бы понять концепцию риск архитектуры.
Здоровья и счастья в обоих мирах этому прекрасному учителю!
Ещё пожалуйста, ещё. Вы гениальный преподаватель. Спасибо за вашу работу.
Честь и хвала. Мне кажется в наше время только сотни человек по настоящему могут оценить Ваш труд... Я уверен через года ваши видео наберут огромное количество просмотров.
Если 100 - это огромное число, то тогда твое предсказание свершилось
Боже, всё то, что я всегда так хотел узнать, но не знал где спросить! Огромное спасибо за лекцию!
Преподаватель от бога ! Лучшие видео лекции на ютубе .
Так доступно объяснить работу АЛУ, никогда бы не подумал, что это настолько просто и понятно. Огромное спасибо за ваши лекции.
Низкий поклон вам.Огромная просьба продолжить ваши лекции по Atmega контролерам,да и не только.Спасибо.
Спасибо, Анатолий Борисович! Ценная информация!
Поддержал Вас материально. Надеюсь, что пришло. Добавьте к банковским реквизитам БИК и ФИО получателя, так будет проще выполнить перевод любым желающим. Спасибо еще раз!
Спасибо! С нетерпением жду Ваших уроков.
Вы способны заинтересовать за несколько лекций. Я пока вас смотрел, и все микросхемы стандартной логики скупил, и вот теперь планирую на них свой собственный процессор собрать. Потому что оказывается, это все до жути просто, даже элементарно.
Джеймс Бонд, Эту книжку посмотрите - m.habrahabr.ru/post/306982/
Судя по содержанию, я буду ее читать. Спасибо!
Решил ардуино освоить и нарвался на ваши лекции. Интересно.
Лучше освоить плис, тем более ты не профи, значит мк тебе ни к чему
@@DS-ls7ck уже листаю с++. А то что мне надо, это споттер, возможно и сейчас программу могу составить из фрагментов кода схожих программ и кучей библиотек под экранчики. Если не заброшу то, что то будет, иначе ни чего не будет😝.
Спасибо! Интересные лекции, освежают в памяти знания которые получал, а местами и не дополучал на кафедре "Промышленная электроника" 10 лет назад. Хотелось бы услышать лекции, такого познавательного содержания про ПЛК и их языках программирования.
случайно не в МЭИ?
Mo
Очень широкая тема. Для нее наврно потребуется не одна лекция. Хорошо было бы, если бы автор еще и литературу рекомендовал какую-то.
Спасибо больше за лекцию, очень доходчиво.
Очень интересно. Спасибо большое. Вы очень понятно объясняете....
Очень ценная инфа ! Огромное спасибо !!!
Огромное спасибо за лекции. Прям очень интересно.
У меня вопрос. А как устроены регистры которые на картине? Ведь если они выдадут записанное значение сразу на выход то результат суммирование изменится и новый результат запишется в регистр. Там используется Д тригер? Или регистр смешение с двумя ступенями. Или что то более подходяшее?
А будут подобные лекции по пикам?
И вам спасибо!
На каких факультетах и в каких ВУЗах рассказывают подобные вещи?
МТУ (МИРЭА) кафедра вычислительной техники
В ПГУ им. Т. Г. Шевченко. Как в Тирасполе, так и в Рыбницком филиале, где лектор и работает. А вообще, такие вещи должны рассказывать в любом мало-мальски уважающем себя вузе на специальностях, связанных с электроникой.
В КПИ на ФЭЛе точно AVR учат, про другие факультеты не скажу, не знаю.
МАИ 3факультет 4-5 курс кафедры 303, 304, 307
Вы упростили схему АЛУ. - с ваших слов. Где вы брали исходную, точную схему. Поделитесь если не затруднит.
Уважаемый Михаил, точной исходной схемы я нигде не нашел. Представляемый вариант разработал сам исходя из того что каждая команда по даташиту исполняется за 1 такт (в основном) и битового представления кодов команд.
@@Zefar91 было бы неплохо узнать как работает алу на уровне триггеров
Спасибо за информацию.
У меня вопрос а если вам дадут необходимое оборудование и компоненты вы сможете создать процессор, я думаю да потому что вы очень умный
сначала нужно тех задание )
Разрывная лекция. Спасибо. Но есть один вопрос - при начале второго тактового импульса результат предыдущей операции записывается в регистр, но в это же время выполняется следующая операция и результат появляется на выходе мультиплексора, вопрос в том как это не смешиваются эти два результата?
За счет частоты тактового импульса. Частота синхросигнала подбирается таким образом, чтоб вся схема успела сработать и не происходило накладки одной операции на другую. Команды генерируются медленнее, чем срабатывают все устройства в схеме.
почему к примеру АЛУ на КР580ВМ80А или 8080 не рассмотреть
Зачем нам они, нам архитектура нужна, и мы ее получили
Помогите начинающему пожалуйста. Схема очень упрощена и с одной стороны понятно, а с дугой вот совсем наоборот...
Наверно на доске нарисован длинный конвейер? на сколько тактов/циклов?
Интересна организация конвейера запись четной ступени срабатывает по срезу - нечетные по фронту, в чем разница если просто повысить частоту тактирования в двое и все стадии перевести на срабатывание по фронту? Если стадии идут чет/нечет можно обойтись одно-каскадными триггерами /*transparent latches*/?
Стадии выходных регистров и предидущая дешифратора обе работают по фронту? Может какая-то стадия, работающая по срезу пропущена? А какая?
Такой 'слоёный' чет/нечет конвейер не вызывает проблем с реализацией на FPGA?
Тактовые сигналы подаваемые на регистры проходят через комбинационную логику дешифратора - 'clock gating' по-моему в синхронной логике это ни-ни! Вероятно будут большие проблемы при моделировании и с синтезом FPGA, разве не так?
Под моторолу следует аккуратней писать, - там MOVE влияет на флаги. Напрягает маленько. :)
Что то кажется снова без микрофона ((
А в остальном, все класс
По лекции демультиплексор выбирает только ОДИН регистр, но в команде MOV два регистра. Как и чем происходит выбор второго регистра команды mov?
Вопрос непонятен...
Сформулирую по-другому: как выбирается регистр для записи результата (или приёмник при пересылке), я понял -- через демультиплексор. А как выбираются исходные операнды для двухместных операций (или источник при пересылке)? Или используется большой набор комбинационных схем (для всех 32 регистров-источников) или операции могут проводиться только с двумя регистрами, что вряд-ли.
Та это уже не алу, это полноценная "программилка", поставить видео-вывод и организацию входных данных и будет то что упоминалось раньше
Это базовая архитектура RISC ЭВМов
Если честно, немного непонятно, почему по приходу первого фронта clk в регистр ничего не запишется, ведь дешифратор сформирует сигналы на выходах W, соответственно на одном из выходов демультиплексора сразу же сформируется 1, и результат запишется в регистр
При подач комбинации 00 на DMX, на нем сформируется единица на выходе Q0, который никуда не подключен. Единица сформируется, но повиснет в воздухе, грубо говоря
просто о сложном
Не совсем верно! что за дешифратор такой мутный? такие не известны в природе.
где ввод данных в эту систему? с которыми оперируем...
где порты ввода-вывода?
Маленько не понравилась эта лекция. Автор постарался упростить якобы схему, а в итоге только лишние вопросы возникают как это должно все происходить. На доске, когда все нарисовано от руки, восприятие плохо происходит.
Scott CPU посмотрите видео. Вообще преподаватель сам разработал свою схему АЛУ (но по сути это коммерческая тайна) так для того что бы понять концепцию риск архитектуры.