22:40 Thiết kế mạch đếm xuống không đồng bộ MOD 16, CK tích cực MỨC CAO, PRE, CLR thấp. [bổ xung "vòng tròn" vào các chân PRE, CLR] 55:39 Thiết kế mạch ĐẾM LÊN từ 2-9, CK thấp, PRE, CLR thấp. [Qn nối CLKn+1] 1:13:04: [NOR]-->[OR] 11:31: Mạch đếm Mod N với N là số trạng thái đếm trong chu trình, mặc định không nói gì sẽ đếm từ 0 - (N-1). Tuy nhien khi có yêu cầu đếm từ một trạng thái bất kì trở đi thì N là số trạng thái trong mạch. [a - [a+N-1]]
22:40 mạch đếm xuống, xung clock tích cực mức thấp thì thay đổi trạng thái ở cạnh xuống, vậy phải là cùng chiều chứ anh ạ, vì sao lại ngược chiều vậy anh ạ?
Nếu chu trình như em thì đây không phải bộ đếm không đồng bộ nha, vì nó không liên tiếp (mất 5 vs 4), nên e phải sử dụng bộ đếm đồng bộ để giải quyết nó nha.
dạ anh cho em hỏi trong lý thuyết ah ghi của mạch auto reset PRE CLR mức cao thì nó thông qua cổng OR trỏ về TTBĐ cơ mà vd sau anh lại dùng cổng NOR để trở về vậy dùng cổng nào mới đúng ạ
11:32 anh ơi, bộ đếm MOD N luôn có số 0 trong chu trình Nhưng trong 1 đề thi của trường có câu hỏi là thiết kế mạnh đếm lên không đồng bộ Mod 10 bắt đầu từ 001 thì bộ đếm này đếm từ 1->10 hay 0->9 rồi vòng lại 1 vậy anh? Mong anh rep, e cảm ơn
Mod ý nghĩa là số trạng thái có trong chu trình, mình hay mặc định k nói gì là đếm từ 0. Còn nếu đề có cho chu trình cụ thể thì sẽ bám sát theo chu trình mà làm em nhe. Mod10 từ 1-10 thì em sẽ làm bắt đầu từ 1 và kết thúc tại 10 luôn nha.
22:40 Thiết kế mạch đếm xuống không đồng bộ MOD 16, CK tích cực MỨC CAO, PRE, CLR thấp. [bổ xung "vòng tròn" vào các chân PRE, CLR]
55:39 Thiết kế mạch ĐẾM LÊN từ 2-9, CK thấp, PRE, CLR thấp. [Qn nối CLKn+1]
1:13:04: [NOR]-->[OR]
11:31: Mạch đếm Mod N với N là số trạng thái đếm trong chu trình, mặc định không nói gì sẽ đếm từ 0 - (N-1). Tuy nhien khi có yêu cầu đếm từ một trạng thái bất kì trở đi thì N là số trạng thái trong mạch. [a - [a+N-1]]
hay quá a
hay quá anh ơi cảm ơn anh
22:40 mạch đếm xuống, xung clock tích cực mức thấp thì thay đổi trạng thái ở cạnh xuống, vậy phải là cùng chiều chứ anh ạ, vì sao lại ngược chiều vậy anh ạ?
Tui cũng thấy vậy á
mình vẫn chưa hiểu là khi nào minh biết pre clear khi nào 1 hay 0 v à mong anh rep
anh ơi cho em hỏi là mạch đếm từ 10 về 2 thì trạng thái trung gian là bao nhiêu ạ
1
a cho e hỏi 55:39 đề thiết kế mạch đếm xuống mà sao 2 tăng lên 9 là đếm lên ạ
cũng thắc mắc...
a ơi cho e hỏi là trạng thái kế tiếp của bộ đếm 7->6->3->2->1 là 0 đko ạ
Nếu chu trình như em thì đây không phải bộ đếm không đồng bộ nha, vì nó không liên tiếp (mất 5 vs 4), nên e phải sử dụng bộ đếm đồng bộ để giải quyết nó nha.
mạch ở phút 50:32 mình mô phỏng proteus không chạy được nhỉ @@
a ơi, 22:58 muốn cho PRE CLR k tích cực thì phải bằng 1 chứ ạ?
kaka cái đề vs anh hình a vẽ nhầm ý, e sửa lại đề PRE CLR cao cho a nha.
@@MasterUTEfr83 vâng ạ, a có thể giải thích cho e là bộ đếm 10 mã BCD là gì k ạ
@@huunguyen1414 đếm từ 0 đến 9 đó em.
@@MasterUTEfr83 e cảm ơn ạ
dạ anh cho em hỏi trong lý thuyết ah ghi của mạch auto reset PRE CLR mức cao thì nó thông qua cổng OR trỏ về TTBĐ cơ mà vd sau anh lại dùng cổng NOR để trở về vậy dùng cổng nào mới đúng ạ
Ui anh nó vẽ nor hở, chỗ nào v e
1:12:04 cổng OR nha e, hong bt sao mình ngứa tay thêm chấm tròn vào nữa 😂
@@MasterUTEfr83 dạ vâng anh
@@MasterUTEfr83 anh ơi anh cho em hỏi thêm là câu cuối đếm đồng bộ dùng FF T á anh s mình ko dùng bìa để rút gọn mà ghi ra nguyên biểu thức vậy anh
@@llle7994 vì nó khá đơn giản nên e có thể ghi trực tiếp luôn từ bảng. Còn e muốn chắc chắn nhất thì dùng bìa nè
11:32 anh ơi, bộ đếm MOD N luôn có số 0 trong chu trình
Nhưng trong 1 đề thi của trường có câu hỏi là thiết kế mạnh đếm lên không đồng bộ Mod 10 bắt đầu từ 001 thì bộ đếm này đếm từ 1->10 hay 0->9 rồi vòng lại 1 vậy anh?
Mong anh rep, e cảm ơn
Mod ý nghĩa là số trạng thái có trong chu trình, mình hay mặc định k nói gì là đếm từ 0. Còn nếu đề có cho chu trình cụ thể thì sẽ bám sát theo chu trình mà làm em nhe. Mod10 từ 1-10 thì em sẽ làm bắt đầu từ 1 và kết thúc tại 10 luôn nha.
dạ anh ơi cho em hỏi này với ạ, với cái mạch đếm 2-5-7-9 mà mình muốn sử dụng reset high thì sao ạ
@@phucsangnguyen4876 v thì đếm đồng bộ, reset khi nhấn đó về lại 2 hay 0 e
@@MasterUTEfr83 về lại 2 ạ
dạ a ơi cho e hỏi là đề nếu cho đếm từ 2 lên 7 xong reset về 5 thì làm như thế nào ạ
Msb - ABCD - LSB
Lấy thêm 1 ff nó đếm tới 1000 nối 1 vô set B với D còn clear vô A với C nếu cổng ff active high. Chắc vậy á
a có số zalo k a e kbt bt thiết kế cái mạch auto reset trong multisim kiểu gì a ạ. t3 e thi r :(((
1:13:04 PRE CLR cao OR sao anh vẽ NOR vậy ạ
OR đó em, anh thêm nhầm chấm tròn thành NOR mât