ĐTH
ĐTH
  • 113
  • 237 880
1. GRAM - SCHIMIDT PROCEDURE
1. GRAM - SCHIMIDT PROCEDURE
Переглядів: 512

Відео

2. OPTIMAL RECEIVER DESIGN
Переглядів 2238 місяців тому
2. OPTIMAL RECEIVER DESIGN
3. DECISION REGION - ERROR PROBABILITY
Переглядів 2688 місяців тому
3. DECISION REGION - ERROR PROBABILITY
4. UNION BOUND - IMPROVED UNION BOUND
Переглядів 1838 місяців тому
4. UNION BOUND - IMPROVED UNION BOUND
5. BER - PER
Переглядів 5668 місяців тому
5. BER - PER
LAB 5: GPIO - INPUT
Переглядів 25610 місяців тому
LAB 5: GPIO - INPUT
LAB 4: GPIO - LCD
Переглядів 24410 місяців тому
LAB 4: GPIO - LCD
LAB 3: GPIO - LED MATRIX 2
Переглядів 15311 місяців тому
LAB 3: GPIO - LED MATRIX 2
LAB 3: GPIO - LED MATRIX 1
Переглядів 23911 місяців тому
LAB 3: GPIO - LED MATRIX 1
LAB 2: GPIO - SCAN METHOD 2
Переглядів 19611 місяців тому
LAB 2: GPIO - SCAN METHOD 2
LAB 2: GPIO - SCAN METHOD 1
Переглядів 22111 місяців тому
LAB 2: GPIO - SCAN METHOD 1
LAB 1: GPIO - OUTPUT
Переглядів 60511 місяців тому
LAB 1: GPIO - OUTPUT
LAB0: INTRODUCTION & SOFTWARE
Переглядів 1,1 тис.11 місяців тому
LAB0: INTRODUCTION & SOFTWARE
CHAPTER 4: ASK - FSK - PSK
Переглядів 55411 місяців тому
CHAPTER 4: ASK - FSK - PSK
FINAL_REVIEW_1: Z - TRANSFORM
Переглядів 1,3 тис.Рік тому
FINAL_REVIEW_1: Z - TRANSFORM
FINAL_REVIEW_2: Z - TRANSFORM
Переглядів 729Рік тому
FINAL_REVIEW_2: Z - TRANSFORM
FINAL_REVIEW_3: FOURIER - TRANSFORM
Переглядів 1,4 тис.Рік тому
FINAL_REVIEW_3: FOURIER - TRANSFORM
FINAL_REVIEW_4: FOURIER - TRANSFORM
Переглядів 1,1 тис.Рік тому
FINAL_REVIEW_4: FOURIER - TRANSFORM
VERILOG_LAB_5: FSM
Переглядів 812Рік тому
VERILOG_LAB_5: FSM
DSP_CHAPTER 3: NEW_UPDATE_RV3
Переглядів 1,1 тис.Рік тому
DSP_CHAPTER 3: NEW_UPDATE_RV3
DSP_LAB_3_P1
Переглядів 1,3 тис.Рік тому
DSP_LAB_3_P1
VERILOG LAB_3: PULSE DIVISION
Переглядів 786Рік тому
VERILOG LAB_3: PULSE DIVISION
DSP_CHAPTER_3: REVIEW_1
Переглядів 1,9 тис.Рік тому
DSP_CHAPTER_3: REVIEW_1
DSP_CHAPTER 3: REVIEW_2
Переглядів 1,3 тис.Рік тому
DSP_CHAPTER 3: REVIEW_2
VERILOG LAB_2: SSC - COUNTER PART 1
Переглядів 629Рік тому
VERILOG LAB_2: SSC - COUNTER PART 1
VERILOG LAB_2: SSC - COUNTER PART 2
Переглядів 567Рік тому
VERILOG LAB_2: SSC - COUNTER PART 2
DSP_CHAPTER 2: REVIEW 1
Переглядів 1,6 тис.Рік тому
DSP_CHAPTER 2: REVIEW 1
DSP_CHAPTER 2: REVIEW 2
Переглядів 1,4 тис.Рік тому
DSP_CHAPTER 2: REVIEW 2
DSP_HW: 2.2 - 4.4
Переглядів 3,3 тис.Рік тому
DSP_HW: 2.2 - 4.4
CHAPTER 3: AM - FM - PM
Переглядів 498Рік тому
CHAPTER 3: AM - FM - PM