ASM Moore a Verilog | | UPV

Título: ASM Moore a Verilog
Descripción: Paso de un ASM Moore a código Verilog, eludiendo poner jerarquía pero separando claramente los elementos de data-path y control-path Gadea Gironés, R. (2024). ASM Moore a Verilog. hdl.handle.net/...
Descripción automática: En este vídeo se muestra cómo implementar un código Verilog desde una especificación. Se utiliza un estilo de programación plano, donde el control y los datos están en un mismo archivo sin jerarquía. Primero se definen los elementos del datapath, incluyendo la variable count que se incrementa o decrementa según sea necesario. Luego se define el funcionamiento del sistema utilizando un orbe con reloj y reset asíncrono.
Se presentan las señales de control n y vo, que determinan si se incrementa o decrementa la cuenta. A continuación, se define el control path, donde se definen los estados y transiciones de estado secuenciales del sistema. Finalmente, se determina el orbe combinacional de salida del control path, que depende del estado actual del sistema y produce las señales de control necesarias para mover el contador en el datapath.
Autor/a: Gadea Gironés Rafael
+ Universitat Politècnica de València UPV: www.upv.es
+ Más vídeos en: / valenciaupv
+ Accede a nuestros MOOC: upvx.es
#Modelo Moore #Algorithmic State Machines (ASM) #ASN #Verilog #3307 - Tecnología electrónica