Розмір відео: 1280 X 720853 X 480640 X 360
Показувати елементи керування програвачем
Автоматичне відтворення
Автоповтор
インピーダンスマッチングの意味がようやくほぼ理解出来ました。大変にわかりやすいです。
いつもコメントありがとうございます。すごく励みになっています。
分かりやす過ぎてびっくりしました!本当にありがとうございます!
こちらこそ、ありがとうございます！
なんとなく挿入していたダンピング抵抗の意味がわかり、大変わかりやすかったです。高速デジタル信号において、ドライバとレシーバのいずれかしか考えないのはなぜなのか疑問に思いました。確か消費電力で考える場合は GND までの一連の経路を考えたはずなのですが。引き続き勉強したいと思います。
GNDまで考えると複雑になりすぎるので、ドライバとレシーバだけで説明しています。
@@emc-engeer お返事ありがとうございます。もう少し勉強してみます。
非常にわかりやすい動画ありがとうございます。一点質問なのですが同軸ケーブル以外のケーブルでも反射係数は存在するのでしょうか？(ツイスト線など)
特性インピーダンスが規定されているケーブルであれば、反射係数を求めることは可能ですね。ただし、同軸ケーブル以外ではあまり実用的ではない気がします。。。
@@emc-engeer 丁寧に教えていただきありがとうございます！
ua-cam.com/video/lh7gn4x0iQs/v-deo.html(２：１５あたり） の部分でリアクタンスX=X_L - X_C だとカッコの中の符号は正になる気がします。いかがでしょうか。
確かにそうですね。下の式でｊで括っていますが、このｊが不要でしたね。正しい表現は、下記URLの7枚目のスライドを参照ください。www.cvm.ele.cst.nihon-u.ac.jp/wp/wp-content/uploads/2013/12/2013_03_sRLC.pdf
非常に分かりやすい動画、ありがとうございます！1点ご教授いただけますと幸いです。インピーダンス33Ωの機器①と、インピーダンスHigh-zの機器②を、機器①から出力するトリガ信号で同期する場合、機器①②についてインピーダンスマッチングする方法としては、1. 機器①の直後に機器②のインピーダンスと合致するまでインピーダンスを上げる何かしらの装置を付ける2. 機器②の直前に機器①のインピーダンスと合致するまでインピーダンスを減衰させるアッテネーターなどの機器を付けるの２つになるでしょうか・・？よろしくお願いいたします。
必ずしもすべての場面でインピーダンスマッチングする必要はないので、そのあたりの必要性をまずは考えてみるとよいかと思います。（配線長と波長の関係をもとに）インピーダンスマッチングが必要ということであれば、ダンピング抵抗を使って機器①と伝送線路（50Ω？）のインピーダンスマッチングを取るのが良いのではないでしょうか？（ドライバとレシーバーの両方でマッチングするよりも簡単です）
@@emc-engeer ご回答いただきありがとうございます！インピーダンスマッチングが必要かどうか再度検討してみます！ダンピング抵抗を使う場合、機器①の信号出力口の直後に50Ωの抵抗器を装着すれば良いということで間違いないでしょうか・・？
とてもわかりやすい解説ありがとうございます。初心者で恐縮で、質問なのですが反射係数はなぜ絶対値になるのでしょうか？例えばレシーバーの入力インピーダンスが特性インピーダンスよりも値が小さければ、電流が流れやすくなるので反射しにくくなるのでは？と考えたのですが、これはそもそもその考えが間違っているのでしょうか？特性インピーダンスが、出力or入力インピーダンスよりも小さくても、大きくても反射が起こってしまうのでしょうか？ご教示いただけると幸いです。
考え方が少し違うようですね。ご質問のようにインピーダンスの値をもとに電流が流れやすいか、流れにくいかを考えるのは集中定数回路の考え方になります。一方でインピーダンスマッチングを取り扱うような分布定数回路においては、位相を考慮して信号の伝送状態を考える必要があり、そのときに反射の大きさ（反射係数）が重要になります。また反射係数が絶対値となる理由については単純に大きさが重要になるためです。反射係数の正負が異なると反射波の位相に違いが生じます。
入力と出力インピーダンスはどのように把握するのでしょうか？ テスターで直接測るのでしょうか？
singo suzuki さんいつもコメントありがとうございます。高周波の場合はテスターではなく、ネットワークアナライザを使って測定します。1ポートの場合は、S11を測定することでインピーダンスが求まりますよ。
専用の機器を買ってこないといけないんですね。奥深い
@@emc-engeer ｍ
@@emc-engeer 半波長ダイポールの実験でネットワークアナライザを用いて周波数４G ～５G Hzの範囲で5MHzごとにS11を測定したのですが反射係数というのは周波数により変わるものなのでしょうか、またここからどのようにインピーダンスを求めればよいのでしょうか、、、
@@もちまさ-v1o アンテナはもちろん、どんなものであれ必ず周波数によって反射係数は変化します。インピーダンスについてはネットワークアナライザのフォーマットを変更すれば表示させることができますよ。設定方法については取説をご覧頂くのが早いかと思います。
倍電流整流回路のインピーダンスマッチングについて質問があります。1回目にインピーダンスマッチングを行い、整合回路を付けます。 その後に、もう一度インピーダンスを測定してマッチングを行うと1回目より50Ωに近づくのですが、なぜなのでしょうか？
ごめんなさい、ご質問の内容をあまり理解できていません。信号源ー倍電流整流回路ー負荷（アンテナ）があった時に、どの位置でインピーダンスマッチングされているのでしょうか？
@@emc-engeer 分かりづらい表現で申し訳ありません。信号源ー倍電流整流回路でインピーダンスマッチングしています一回目は普通にLとCを求めて整合回路を付けた状態これで、信号源ー整合回路ー倍電流整流回路ー負荷の構成になっているかと思いますこれでも十分50(Ω)に近づくのですが再度、整合回路ー倍電流整流回路の間にインピーダンスマッチングを行い整合回路を付けると、より50(Ω)に近づくようになります。それの理由が知りたいという訳でした。
構成については理解できました。ただ残念ながら、質問の意図は理解できていません。インピーダンスマッチングした後に、更にマッチング回路を追加したということであれば、単純にそのマッチング回路によって50Ωに近づいているだけなのではと思ってしまいます。
電子回路は素人です。質問なのですが計装工事の現場でRS-485のような通信方式には必ず終端抵抗の設定DIP-SWがあり、最後のユニットは必ず終端抵抗をONにするように説明されていたりしますが、こちらの動画でご説明されている並列終端抵抗によりインピーダンスマッチングを取り反射を抑え信号の信頼性向上を意図した物なのですか？またシグナルグランドも必ず実装されていますが、動画の画にあるような場合のグランド電位を一定にすることによる信号品質向上を意図したものなのですか？前から気になっているのですが周りの人間は知りませんので認識は合っているのか恐れ入りますがご教授いただけますか？
終端抵抗を入れる理由は、himaさんのおっしゃるとおり信号の反射を防ぐためです。ただしRS-485の場合は、差動伝送なので終端抵抗はシグナルグランドとの間ではなく、2本の信号線間に接続されています。またグランドに関しては、もちろん信号品質にも関係しますが、放射ノイズが大きくなってしまうことも要因の一つだと思いますよ。
@@emc-engeer お答え頂きありがとうございます。前々から気になっていた事の認識が一歩前へ進んだ気がします。これからもっと学んでいこうと思います。また動画拝見させて頂きます。
各社からアプリケーションノートが出ていますから、そちらを参照した方が正確に理解できるでしょう。RS485の終端に付いては AN-1057 Ten Ways to Bulletproof RS-485 Interfaces や 「RS-485の長距離化と高速化はどこまで可能か？」が非常に参考になります。
Zl=Z₀のときΓ=0は理解できますが、Γ=1となる条件はどうなるのでしょう？
Γ=1となるのは、終端のインピーダンスが0Ω、または∞Ωのときです。
なるほど、∞でも成立しますね！ありがとうございます。
エンジャー様度々申し訳ございません。インピーダンスマッチングで以下2点をご教授頂きたく質問させて頂きます。①高速デジタル信号において、出力インピーダンスと入力インピーダンスに、それぞれダンピング抵抗と負荷抵抗を入れてインピーダンスマッチングをした際、負荷抵抗側(レシーバ)で電圧降下が起きて、レシーバ側が正常に駆動しない場合もあるかと考えております。その際の対策方法についてご存知でしたらご教授頂くことは可能でしょうか？②インピーダンスマッチングの対策として、「ダンピング抵抗のみ」、「負荷抵抗のみ」、「ダンピング抵抗と負荷抵抗を両方入れる」、どの対策が使用パターンとして多いのでしょうか？宜しくお願い致します。
としとし さんいつもコメントありがとうございます。ご質問に回答します。①どのような負荷を想定されていますか？ICなどの半導体（CMOSデバイス）であれば、基本的には入力インピーダンスが高いため、電圧降下はそこまで気にしなくてもよいかと思います。ただし低電圧（1.0V以下）信号で、わずかな電圧降下も許されないような場合であれば、間にレベルシフタを入れてみるのも良いかもしれません。②対策として多いのは「ダンピング抵抗のみ」の場合です。負荷抵抗の方は、どうしても消費電力が多くなるため避ける傾向にありますが、本当に必要な場合には使用します。
@@emc-engeer エンジャー様いつも丁寧なご回答ありがとうございます。①こちらの質問は大変申し訳ございませんが、私の勘違いです。訂正すると「それぞれダンピング抵抗と負荷抵抗を入れてインピーダンスマッチングをした際、負荷抵抗側(レシーバ)で"電流低下が起きて"～」ですが、レシーバ側は電圧駆動のため、エンジャー様の回答通り、電圧降下はそこまで気になくてよいですね。変な質問で大変申し訳ございませんでした。②ありがとうございます！とても参考になりました。
@@高橋-i9y ①について気になったのでコメントさせていただきますね。だいぶ時間が経過していますがご容赦ください。自分の考えを整理するためのアウトプットでもあります…ご指摘あればお願いします。レシーバ側は電圧駆動というのは正しいと思います。しかし、ドライバ出力とレシーバ入力両方にマッチング用抵抗を挿入した場合、レシーバ入力の電圧はダンピング含むドライバ出力抵抗と負荷抵抗含むレシーバ入力抵抗の分圧によりドライバ電源電圧の半分になります。（RFもそうですが、入出力インピーダンスマッチングというのは出力側と入力側の電圧降下が等しくなっている状態です）なので、取れる対策としては下記のいずれかになりますが、(b)が主に実施されていると思います。(a) ドライバ側は低インピーダンスのままレシーバ側へ負荷抵抗を挿入してレシーバが動作可能な範囲に電圧降下を抑える →電力消費が大きいためあまり実施されないイメージ(b) ドライバ側へダンピング抵抗を挿入、レシーバ側は何もしない →レシーバ側の抵抗が大きいためダンピング抵抗挿入による電力消費はほぼ問題にならない レシーバ側で高インピーダンスによる反射が起こるが、反射波は線路と整合しているドライバ側で再反射されず吸収されるため多重反射によるリンギングも起こらないドライバと線路の間、線路とレシーバの間でそれぞれインピーダンス不整合があれば反射が起こります。この場合は下記のような動きになります。※ドライバの駆動電圧を5Vとしておきます1. ドライバから出力された電圧は出力抵抗（動画に合わせて15Ωとします）と伝送線路の特性インピーダンス50Ωで分圧され、約3.8Vが線路側へ伝わる （分圧という表現をしていますが、これはインピーダンス不整合による反射の結果と捉えることもできます）2. レシーバに3.8Vが到達、線路の50Ωと入力抵抗1kΩの間で反射（低→高なので電圧同相反射、反射波振幅は約3.4V）が起こり、入力端の電圧が入射波+反射波で約7.2Vになる3. 発生した反射波が伝送線路上をドライバ側へ伝わりドライバ端で50Ω→15Ωの電圧逆相反射が発生、約-1.8Vが再びレシーバ側へ4. 以降、ドライバ-レシーバ間を多重反射することで最終的に5Vへ収束する （伝送線路が短ければ波形の立ち上がり時間内に多重反射～収束が終わるためほぼきれいな矩形波に見えます）一方、両側とも整合している場合は下記のような動きになります。1. ドライバ側から出力された電圧は出力抵抗（仮に50Ωとします）と伝送線路の特性インピーダンス50Ωで1:1に分圧され、2.5Vが線路側へ伝わる （出力抵抗と線路の電圧が等しい=反射していない状態です。この境界で反射が起こっていれば両者の電圧が異なります）2. レシーバには2.5Vが伝わり、反射せず吸収される文字だけではうまく伝えられていないと感じていますが、いずれもLTspiceやqucsで実際にシミュレーションしてみると電気の動きがよくわかりますので、実際に試してみることをオススメします！（今さら見られることはないかもしれませんが）長文失礼しました。
インピーダンスマッチングの意味がようやくほぼ理解出来ました。
大変にわかりやすいです。
いつもコメントありがとうございます。
すごく励みになっています。
分かりやす過ぎてびっくりしました!
本当にありがとうございます!
こちらこそ、ありがとうございます！
なんとなく挿入していたダンピング抵抗の意味がわかり、大変わかりやすかったです。
高速デジタル信号において、ドライバとレシーバのいずれかしか考えないのはなぜなのか疑問に思いました。確か消費電力で考える場合は GND までの一連の経路を考えたはずなのですが。
引き続き勉強したいと思います。
GNDまで考えると複雑になりすぎるので、ドライバとレシーバだけで説明しています。
@@emc-engeer お返事ありがとうございます。もう少し勉強してみます。
非常にわかりやすい動画ありがとうございます。
一点質問なのですが
同軸ケーブル以外のケーブルでも反射係数は存在するのでしょうか？
(ツイスト線など)
特性インピーダンスが規定されているケーブルであれば、反射係数を求めることは可能ですね。ただし、同軸ケーブル以外ではあまり実用的ではない気がします。。。
@@emc-engeer 丁寧に教えていただきありがとうございます！
ua-cam.com/video/lh7gn4x0iQs/v-deo.html(２：１５あたり） の部分でリアクタンスX=X_L - X_C だとカッコの中の符号は正になる気がします。いかがでしょうか。
確かにそうですね。下の式でｊで括っていますが、このｊが不要でしたね。
正しい表現は、下記URLの7枚目のスライドを参照ください。
www.cvm.ele.cst.nihon-u.ac.jp/wp/wp-content/uploads/2013/12/2013_03_sRLC.pdf
非常に分かりやすい動画、ありがとうございます！
1点ご教授いただけますと幸いです。
インピーダンス33Ωの機器①と、インピーダンスHigh-zの機器②を、機器①から出力するトリガ信号で同期する場合、機器①②についてインピーダンスマッチングする方法としては、
1. 機器①の直後に機器②のインピーダンスと合致するまでインピーダンスを上げる何かしらの装置を付ける
2. 機器②の直前に機器①のインピーダンスと合致するまでインピーダンスを減衰させるアッテネーターなどの機器を付ける
の２つになるでしょうか・・？
よろしくお願いいたします。
必ずしもすべての場面でインピーダンスマッチングする必要はないので、そのあたりの必要性をまずは考えてみるとよいかと思います。（配線長と波長の関係をもとに）
インピーダンスマッチングが必要ということであれば、ダンピング抵抗を使って機器①と伝送線路（50Ω？）のインピーダンスマッチングを取るのが良いのではないでしょうか？（ドライバとレシーバーの両方でマッチングするよりも簡単です）
@@emc-engeer ご回答いただきありがとうございます！インピーダンスマッチングが必要かどうか再度検討してみます！
ダンピング抵抗を使う場合、機器①の信号出力口の直後に50Ωの抵抗器を装着すれば良いということで間違いないでしょうか・・？
とてもわかりやすい解説ありがとうございます。
初心者で恐縮で、質問なのですが反射係数はなぜ絶対値になるのでしょうか？
例えばレシーバーの入力インピーダンスが特性インピーダンスよりも値が小さければ、電流が流れやすくなるので反射しにくくなるのでは？
と考えたのですが、これはそもそもその考えが間違っているのでしょうか？
特性インピーダンスが、出力or入力インピーダンスよりも小さくても、大きくても反射が起こってしまうのでしょうか？
ご教示いただけると幸いです。
考え方が少し違うようですね。ご質問のようにインピーダンスの値をもとに電流が流れやすいか、流れにくいかを考えるのは集中定数回路の考え方になります。
一方でインピーダンスマッチングを取り扱うような分布定数回路においては、位相を考慮して信号の伝送状態を考える必要があり、そのときに反射の大きさ（反射係数）が重要になります。
また反射係数が絶対値となる理由については単純に大きさが重要になるためです。反射係数の正負が異なると反射波の位相に違いが生じます。
入力と出力インピーダンスはどのように把握するのでしょうか？
テスターで直接測るのでしょうか？
singo suzuki さん
いつもコメントありがとうございます。
高周波の場合はテスターではなく、ネットワークアナライザを使って測定します。
1ポートの場合は、S11を測定することでインピーダンスが求まりますよ。
専用の機器を買ってこないといけないんですね。奥深い
@@emc-engeer ｍ
@@emc-engeer 半波長ダイポールの実験でネットワークアナライザを用いて周波数４G ～５G Hzの範囲で5MHzごとにS11を測定したのですが反射係数というのは周波数により変わるものなのでしょうか、またここからどのようにインピーダンスを求めればよいのでしょうか、、、
@@もちまさ-v1o アンテナはもちろん、どんなものであれ必ず周波数によって反射係数は変化します。インピーダンスについてはネットワークアナライザのフォーマットを変更すれば表示させることができますよ。設定方法については取説をご覧頂くのが早いかと思います。
倍電流整流回路のインピーダンスマッチングについて質問があります。
1回目にインピーダンスマッチングを行い、整合回路を付けます。
その後に、もう一度インピーダンスを測定してマッチングを行うと1回目より50Ωに近づくのですが、なぜなのでしょうか？
ごめんなさい、ご質問の内容をあまり理解できていません。信号源ー倍電流整流回路ー負荷（アンテナ）があった時に、どの位置でインピーダンスマッチングされているのでしょうか？
@@emc-engeer 分かりづらい表現で申し訳ありません。
信号源ー倍電流整流回路でインピーダンスマッチングしています
一回目は普通にLとCを求めて整合回路を付けた状態
これで、信号源ー整合回路ー倍電流整流回路ー負荷の構成になっているかと思います
これでも十分50(Ω)に近づくのですが再度、整合回路ー倍電流整流回路の間にインピーダンスマッチングを行い整合回路を付けると、より50(Ω)に近づくようになります。
それの理由が知りたいという訳でした。
構成については理解できました。
ただ残念ながら、質問の意図は理解できていません。
インピーダンスマッチングした後に、更にマッチング回路を追加したということであれば、単純にそのマッチング回路によって50Ωに近づいているだけなのではと思ってしまいます。
電子回路は素人です。質問なのですが計装工事の現場でRS-485のような通信方式には必ず終端抵抗の設定DIP-SWがあり、最後のユニットは必ず終端抵抗をONにするように説明されていたりしますが、こちらの動画でご説明されている並列終端抵抗によりインピーダンスマッチングを取り反射を抑え信号の信頼性向上を意図した物なのですか？またシグナルグランドも必ず実装されていますが、動画の画にあるような場合のグランド電位を一定にすることによる信号品質向上を意図したものなのですか？前から気になっているのですが周りの人間は知りませんので認識は合っているのか恐れ入りますがご教授いただけますか？
終端抵抗を入れる理由は、himaさんのおっしゃるとおり信号の反射を防ぐためです。ただしRS-485の場合は、差動伝送なので終端抵抗はシグナルグランドとの間ではなく、2本の信号線間に接続されています。
またグランドに関しては、もちろん信号品質にも関係しますが、放射ノイズが大きくなってしまうことも要因の一つだと思いますよ。
@@emc-engeer
お答え頂きありがとうございます。前々から気になっていた事の認識が一歩前へ進んだ気がします。これからもっと学んでいこうと思います。また動画拝見させて頂きます。
各社からアプリケーションノートが出ていますから、そちらを参照した方が正確に理解できるでしょう。RS485の終端に付いては AN-1057 Ten Ways to Bulletproof RS-485 Interfaces や 「RS-485の長距離化と高速化はどこまで可能か？」が非常に参考になります。
Zl=Z₀のときΓ=0は理解できますが、Γ=1となる条件はどうなるのでしょう？
Γ=1となるのは、終端のインピーダンスが0Ω、または∞Ωのときです。
なるほど、∞でも成立しますね！ありがとうございます。
エンジャー様
度々申し訳ございません。インピーダンスマッチングで以下2点をご教授頂きたく質問させて頂きます。
①高速デジタル信号において、出力インピーダンスと入力インピーダンスに、それぞれダンピング抵抗と負荷抵抗を入れてインピーダンスマッチングをした際、負荷抵抗側(レシーバ)で電圧降下が起きて、レシーバ側が正常に駆動しない場合もあるかと考えております。その際の対策方法についてご存知でしたらご教授頂くことは可能でしょうか？
②インピーダンスマッチングの対策として、「ダンピング抵抗のみ」、「負荷抵抗のみ」、「ダンピング抵抗と負荷抵抗を両方入れる」、どの対策が使用パターンとして多いのでしょうか？
宜しくお願い致します。
としとし さん
いつもコメントありがとうございます。
ご質問に回答します。
①どのような負荷を想定されていますか？ICなどの半導体（CMOSデバイス）であれば、基本的には入力インピーダンスが高いため、電圧降下はそこまで気にしなくてもよいかと思います。ただし低電圧（1.0V以下）信号で、わずかな電圧降下も許されないような場合であれば、間にレベルシフタを入れてみるのも良いかもしれません。
②対策として多いのは「ダンピング抵抗のみ」の場合です。負荷抵抗の方は、どうしても消費電力が多くなるため避ける傾向にありますが、本当に必要な場合には使用します。
@@emc-engeer
エンジャー様
いつも丁寧なご回答ありがとうございます。
①こちらの質問は大変申し訳ございませんが、私の勘違いです。訂正すると「それぞれダンピング抵抗と負荷抵抗を入れてインピーダンスマッチングをした際、負荷抵抗側(レシーバ)で"電流低下が起きて"～」ですが、レシーバ側は電圧駆動のため、エンジャー様の回答通り、電圧降下はそこまで気になくてよいですね。変な質問で大変申し訳ございませんでした。
②ありがとうございます！とても参考になりました。
@@高橋-i9y
①について気になったのでコメントさせていただきますね。だいぶ時間が経過していますがご容赦ください。
自分の考えを整理するためのアウトプットでもあります…ご指摘あればお願いします。
レシーバ側は電圧駆動というのは正しいと思います。
しかし、ドライバ出力とレシーバ入力両方にマッチング用抵抗を挿入した場合、レシーバ入力の電圧はダンピング含むドライバ出力抵抗と負荷抵抗含むレシーバ入力抵抗の分圧によりドライバ電源電圧の半分になります。
（RFもそうですが、入出力インピーダンスマッチングというのは出力側と入力側の電圧降下が等しくなっている状態です）
なので、取れる対策としては下記のいずれかになりますが、(b)が主に実施されていると思います。
(a) ドライバ側は低インピーダンスのままレシーバ側へ負荷抵抗を挿入してレシーバが動作可能な範囲に電圧降下を抑える
→電力消費が大きいためあまり実施されないイメージ
(b) ドライバ側へダンピング抵抗を挿入、レシーバ側は何もしない
→レシーバ側の抵抗が大きいためダンピング抵抗挿入による電力消費はほぼ問題にならない
レシーバ側で高インピーダンスによる反射が起こるが、反射波は線路と整合しているドライバ側で再反射されず吸収されるため多重反射によるリンギングも起こらない
ドライバと線路の間、線路とレシーバの間でそれぞれインピーダンス不整合があれば反射が起こります。この場合は下記のような動きになります。
※ドライバの駆動電圧を5Vとしておきます
1. ドライバから出力された電圧は出力抵抗（動画に合わせて15Ωとします）と伝送線路の特性インピーダンス50Ωで分圧され、約3.8Vが線路側へ伝わる
（分圧という表現をしていますが、これはインピーダンス不整合による反射の結果と捉えることもできます）
2. レシーバに3.8Vが到達、線路の50Ωと入力抵抗1kΩの間で反射（低→高なので電圧同相反射、反射波振幅は約3.4V）が起こり、入力端の電圧が入射波+反射波で約7.2Vになる
3. 発生した反射波が伝送線路上をドライバ側へ伝わりドライバ端で50Ω→15Ωの電圧逆相反射が発生、約-1.8Vが再びレシーバ側へ
4. 以降、ドライバ-レシーバ間を多重反射することで最終的に5Vへ収束する
（伝送線路が短ければ波形の立ち上がり時間内に多重反射～収束が終わるためほぼきれいな矩形波に見えます）
一方、両側とも整合している場合は下記のような動きになります。
1. ドライバ側から出力された電圧は出力抵抗（仮に50Ωとします）と伝送線路の特性インピーダンス50Ωで1:1に分圧され、2.5Vが線路側へ伝わる
（出力抵抗と線路の電圧が等しい=反射していない状態です。この境界で反射が起こっていれば両者の電圧が異なります）
2. レシーバには2.5Vが伝わり、反射せず吸収される
文字だけではうまく伝えられていないと感じていますが、いずれもLTspiceやqucsで実際にシミュレーションしてみると電気の動きがよくわかりますので、実際に試してみることをオススメします！
（今さら見られることはないかもしれませんが）長文失礼しました。