Od RISC-V simulátoru k vlasnímu návrhu procesoru pro FPGA (Damir Gruncl, Pavel Píša)

Přednáška na konferenci LinuxDays 2023
Abstrakt:
Výukový VHDL model RISC-V procesoru odpovídající simulátoru [QtRvSim](github.com/cvut/qtrvsim), spustitelný v logickém simulátoru GHDL i na FPGA hardware (Zynq, iCE40).
Vyrobilo AVC SiliconHill, 2023
Další informace:
pretalx.linuxdays.cz/linuxday...

[@michaltomek7889]

Takže z přednášky jsme se dozvěděli, že FPGAčka jsou složitý, ale přednášející do toho nebude zabíhat, ale je rád, že začal FPGAčka programovat. IDEčka maj nějaký bugy, ale není to problém, ale není to úplně dodělaný. Je to pěkná hračka, dají se na tom demonstrovat "nějaké věci".
Co je opravdu přínosné je následná diskuze, kde se vždy napřed snaží odpovídat přednášející, což natolik zhrozí doktora Píšu, že odpověď rozvede a opraví. Vřele všem doporučuji přetočit zhruba na 20 minutu, což jim ušetří 20 minut života, které mně už nikdo nevrátí.

[@pavelpisa7417]

Pokud máte širší znalosti v oboru, tak souhlasím, že je naše hraní si s cílem učit další pro Vás nezajímavé. Na druhou stranu pan Gruncl odvedl hodně práce samostatně jak na projektu tak při přípravě prezentace a třeba i to jeho vysvětlení, jak si představit základní princip a strukturu FPGA, uvedené na slide 14 se mi velmi líbilo a možná i převezmu jinam. Ano, dokáži hodinu mluvit a debatovat o Slice, CLB, IOC, zkusit porovnat Zynq s Cyclone atd... Ale v tom se začátečník utopí a tato přednáška byla především mířena na ty, kdo v dané oblasti začínají. Možná měla být nějak lépe vizualizovaná/zdůrazněná korespondence bloků návrhu RVapo (Slide 9) s QtRvSim a obecně klasickou výukovou pipeline IF, ID, EX, MEM, WB ale když si prezentaci zastavíte a nebo najdete v PDF, tak je to, myslím, popsané velmi dobře. Stejně tak je tam uvedený ten koncept držet to, co jde spolu přes každý z interstage registrů jako jeden strukturovaný signál. Takže sám bych začátečníky od sledování úvodu neodrazoval. Tím, že ho připravil student, který se danou problematikou prokousal teprve nedávno, tak si myslím, že to může být na pochopení pro dalšího, kdo začíná, vhodnější, i než můj výklad, přesto, že se o srozumitelnost snažíme na přednášká hodně a investujeme roky do materiálů, simulátoru a i tohoto experimentu, aby bylo do té jednoduché pipeline vidět ze všech stran.