FPGA & Verilog Sentencia Assign. Hackeando-Tec

[@massterviddeo9030]

Me ayudo mucho , gracias por contribuir con este tipo de videos

[@HackeandoTecnologia]

Me alegra que te sirva. De la misma manera a nosotros nos ayuda mucho que te compartas los videos para que sigamos adelante con este canal, solo te toma 2 clicks .
Saludos

[@jualro17]

Hola muy bueno .... saludos .... seria bueno que pongas el codigo ascii en 9:27... gracias

[@jorgemartinez-ry3en]

QUE LIBRO EN PDF RECOMIENDAS PARA VERILOG

[@delereorbem]

cual es la diferencia entre assign y wire?

[@nachosiage6818]

Creo que la operación está mal escrita y seria " assign F = ~((A & B) ^ ( ~B | C ));
O tal vez me equivoque