김태후 JK플리플롭의 설계는 SR플립플롭의 출력값을 초기 입력값과 논리게이트를 통과시켜 SR플립플롭의 입력으로 받는 구조를 가지고 있습니다. 완전히 엣지에서만 작동하게 만들기 위해서는 SR플립플롭 2개를 마스터슬레이브로 구성한 후 출력을 초기입력값과 논리 게이트를 통과해 SR플립플롭으로 들어가게 됩니다. 마스터슬레이브 구조에 관해서는 차후에 업로드 할 예정입니다.
설계는 JK래치 영상에 있는 JK래치 회로에서 J, K와 피드백이 들어오는 AND게이트를 3인풋 게이트로 바꾼 후 두개의 게이트에 클럭신호를 같이 넣어주고 따로 들어가는 J, K를 하나로 묶어 신호(T)를 넣어주면 완성입니다. 논리는 T가 0에서 저장, T가 1에서 토글이 됩니다. 위에서 잠깐 언급했는데 완벽하게 클럭 엣지에서만 작동하기 위에서는 SR래치 두개를 직렬로 연결한 마스터슬레이브 구조로 만드시면 됩니다.
![[홀인원 4.05.09] 플립플롭(Flip-Flop)](http://i.ytimg.com/vi/0Jc6iD91jAY/mqdefault.jpg)
![[논리회로] #11.2 SR래치, 특성표, 특성식, 회로해석](/img/n.gif)
좋은 영상 정말 감사드립니다~!^^
8분55초 맨아래 그림 잘못그리신거아닌가요? s가위여야하지않나요?
8분 23초에 왜 위에 R 아래 S 들가는걸 그대로들어간다고 하시고 반대로 집어 넣으신건가요?
제가 반대로 잘못썼네요. 지적 감사합니다.
T플리플롭 설계를 기본논리회로만으로 조합해서 해야되는데 어떻게 해야될지 막막합니다.트루테이블을 어떻게 설정해야 그 플리플롭에 회로가 나오는건가요... 알려주실 수 있나요??
김태후 T플립플롭의 기본 설계는 JK플립플롭의 설계와 동일합니다.
단지 J, K 두개의 입력신호를 T하나로안 넣어서 0, 0과 1, 1 만 사용하여 저장 상태와 토글 상태 두가지만을 만들게 됩니다.
김태후 JK플리플롭의 설계는 SR플립플롭의 출력값을 초기 입력값과 논리게이트를 통과시켜 SR플립플롭의 입력으로 받는 구조를 가지고 있습니다.
완전히 엣지에서만 작동하게 만들기 위해서는 SR플립플롭 2개를 마스터슬레이브로 구성한 후 출력을 초기입력값과 논리 게이트를 통과해 SR플립플롭으로 들어가게 됩니다.
마스터슬레이브 구조에 관해서는 차후에 업로드 할 예정입니다.
정선생 저장상태와 토글상태 따로따로 설계하고 합쳐야 되나요..? 저장 상태는 SR Q(t)을 트루테이블에 이용하고 토글은 T와 E를 이용해서 출력 SR 을 설계해서 이어 붙여야될까요?
저장 상태와 토글 상태를 따로 설계 하는건 아니고 입력신호 T가 0이냐 1이냐에 따라 저장이냐 토글이냐가 결정 되는 것이지 따로 설계하거나 그런건 아니에요.
E는 방아쇠 역할이라 저장 상태의 변화가 생기는 순간을 정할 뿐 저장 상태에 영향을 주지는 않습니다.
설계는 JK래치 영상에 있는 JK래치 회로에서 J, K와 피드백이 들어오는 AND게이트를 3인풋 게이트로 바꾼 후 두개의 게이트에 클럭신호를 같이 넣어주고 따로 들어가는 J, K를 하나로 묶어 신호(T)를 넣어주면 완성입니다.
논리는 T가 0에서 저장, T가 1에서 토글이 됩니다.
위에서 잠깐 언급했는데 완벽하게 클럭 엣지에서만 작동하기 위에서는 SR래치 두개를 직렬로 연결한 마스터슬레이브 구조로 만드시면 됩니다.