강의 감사합니다. 다만 오류가 있어 코멘트하겠습니다. 마지막의 79xx 시리즈에는 Detector의 피드백 경로가 +단자에 인가되는 것이 맞습니다. 79xx에서의 달링턴 회로는 78xx시리즈에서와 달리 common emitter 형태이고 여기서 negative feedback을 위한 sign inversion이 이뤄지기 때문에 detector에서는 위상 전환이 없어야 하기 때문입니다. 명강의 감사드리며 건강하십시오 선생님!
@@ssm4407 그렇지 않습니다. 79xx는 전압폴로워가 피드백 루프안에 존재하지 않습니다; 고로 제너 전압이 달링턴의 이미터단에 나올 수 없습니다. 79xx 는 Darlington common emitter 회로를 사용합니다. 고로 79xx 시리즈는 추가적인 이득단을 갖게 되어 frequency compensation이 78xx에 비해 더 어려운 구조입니다. Negative feedback 인지는 다음과 같이 직관적으로도 확인 가능합니다. 1) 79xx의 Amp의 출력단이 steady state 값에서 더 큰 양의 전압을 가질 때, 2) Q1,2은 콜렉터 전류가 증가하게 됩니다. 3) 그러면 GND로 부터 더 많은 전류가 흐르게 되어 저항에 전압 강하가 더 많이 생겨 amp의 non-inverting 단의 전압이 떨이지게 됩니다. 4) 따라서 Amp의 출력 전압은 다시 내려가게 되어 steady state 값으로 복귀할 수 있습니다.
@@dr.myungjunkim7065 문제를 간단하게 하기 위해서 제가 질문하나 던져 보도록 하겠습니다. 처음 회로가 동작한다고 가정하기로 하겠습니다. 만약 피드백이 연산증폭기 단자 (+)로 들어가야 한다는 Myungjun님의 주장대로라면, 연산증폭기 (-)단자는 제너전압이 들어 오겠지요 ( 제너 전압을 -5V라고 가정하기로 하겠습니다. ) 그러면 연산증폭기 (+) 단자에는 처음에 -1V가 들어 온다고 가정하기로 하겠습니다. ( 가정을 하려니 부연설명이 좀 들어가는 군요. -6V도 들어갈 수 있지만 초기상태이기 때문에 -1V 도 가능하기 때문에 -1V로 가정 했습니다. 어떤 상태에서도 출력에 -5V가 나오는 레귤레이터 동작을 해야하기 때문입니다. ).그러면 연산증폭기 출력은 VO=A( Vp-Vn)이니 Vo=100[ -1V-(-5)]=+Vcc 가 됩니다. ( 연산증폭기 오픈루프이득을 100이라 가정한 것입니다. ) 자 그럼 이때부터 출력이 -5V 가 나오는 레귤레이션 동작을 설명해 주시겠습니까?...제 초기상태가정이 틀린것이 있다면 말씀해 주시고요.
@@ssm4407 선생님, 답변 감사합니다. 아래는 답변입니다. 달링턴 회로의 베이스에 초기값으로 +VCC가 인가되면, 많은 양의 전류가 초기에 GND로 부터 저항쪽으로 흐르게 됩니다. 그러면 opAmp의 (+)단자는 -1V보다 더 내려가게 됩니다. 예를 들어 위의 저항이 1k였다면 초기에는 1mA가 흘렀다고 가정하겠습니다 (선생님의 가정과 동일합니다.). 그러면 예를들어 다음순간에는 +VCC가 베이스에 인가된 달링턴 회로에 10mA가 흐르게 된다면 -10V로 opAmp의 (+)단자의 전압이 새롭게 잡히게 되겠지요. 그러면 Vo=A(Vp-Vn)= 100[-10-(-5)] = -VCC 입니다. 이렇게 되면 달링턴은 거꾸로 전류를 흐르지 않게 되고 opAmp (+) 단자는 거꾸로 다시 전압이 올라가게 되겠지요. 시간이 충분히 흘러 최종적으로는 opAmp의 (+) 단자가 -5V가 되었을때만이 opAmp가 원하는 동작점인 linear region에서 동작하며 정상 regulation이 이루어지게 됩니다 (물론 Frequency compensation이 정상적으로 이루어졌다는 가정하에서 입니다.). 이러한 Negative feedback 에 의한 원하는 동작점으로 이동하는 현상은 선형 회로에서는 어떠한 초기 상태 가정에서도 다 들어맞습니다. (+)단자가 어떠한 초기 값 (Initial Value) 을 가지고 있든 간에, 제너 전압 -5V가 opAmp (+) 단자로 "복사"되는 유일한 동작점으로 이동하게 됩니다. 그런데 만약 opAmp의 (-)단자로 피드백 루프를 형성하면, 이는 Positive Feedback loop가 되어서, 원하는 동작점은 unstable point가 됩니다. (해당 regulation의 A matrix의 Eigenvalue 혹은 Closed-loop transfer function의 Pole이 Right Half plane of s-plane에 위치하게 되기 때문입니다.) 따라서 피드백 경로는 opAmp의 (+)단자로 입력되는 것이 맞습니다.
@@dr.myungjunkim7065 답변에서 문제를 끌어내어 보겠습니다. 1. 초기상태 [ 연산증폭기 (+)단자 -1V, (-)단자 -5V 이면 연산증폭기 출력은 Vo=100[ -1-(-5)]= +Vcc가 됩니다. 여기까지는 이견이 없지요. 그래서 전류가 많이 흘러 Myungjun님이 계산한대로 -10V가 피드백 되었다고 보기로 하겠습니다. 2. Vo=100[ -10-(-5)]= -Vcc 가 됩니다. 보통 전원 연결 처럼 +,-15V로 연결하였다면 -15V가 되겠지요. 그러면 달링턴의 에미터단은 -15V-1.6V정도가 될 것입니다. 그러면 피드백 되는 전압은 컬렉터 단에 붙은 저항에 의해 전압분배가 되니 적어도 -15V보다는 높겠지요. 설계를 여차여차 잘해서 -4V가 되었다고 가정합니다. -5V보다 낮으면 그대로 회로가 정지되어 버리기 때문입니다. ( -5V이상 되면 연산증폭기 출력이 계속 -15V로 포화되어 버립니다. 그래서 동작이 되려면 -5V보다 적다고 가정해야만 합니다. 벌써 해야만 한다고 하는 것은 회로가 문제가 있을 수 있다는 말입니다. 그러나 넘어가도록 하겠습니다. 동작되도록 우겨보기로 하겠습니다. ) 3.-4V 가 피드백 된다면 연산증폭기 출력값은 Vo=100[ -4-(-5)]= +Vcc 가 되어 1의 동작으로 되돌아가 버리는 군요. 그러면 2번의 동작이 되고.......끝없는 반복 언제 -5V레귤레이션이 될까요? ****요는 이것입니다. 어떤 상태이건 -5V에 수렴해야 하는데 연산증폭기 출력이 포화되는 조건( 비교기로 동작 )에서는 레귤레이션이 되지를 않습니다. 따라서 일반 증폭의 기능을 하는 전압팔로워로 해석해야만 하고, '[전기전자 강의] 연산 증폭기 17. 전력부스터 회로, 전압폴로어 변형회로들의 해석방법' 을 참고하시기 부탁드립니다..
항상 잘 듣고있습니다! 마지막부분에 adj 전압인가에 대해 질문이 있습니다. 3.3v 입력전압을 위해 1.25v형 제너다이오드에 2v adj전압인가를 하신다고 했는데 2v adj를 하면 순방향 다이오드로 작동하여 0.7v 이상으로 인가가 안되는거 아닌가요? 1.25+adj 2v로 입력전압을 조정하는게 이해가 안됩니다 ㅠ
@@psmodule3555 예를 들어 5 V가 요구되는 회로에 7805종류를 쓸 수 있겠죠. 실제 7805소자를 보면 최대로 내 줄 수 있는 전류에 따라 소자의 모양이 다릅니다. 사용자가 원하는 최대 전류를 내 줄 수 있는 소자를 선택하면 되고 또 전류를 많이 쓸 경우 방열판도 달아 주어야 합니다.
영상 보다보니 궁금한게 생겼습니다. 조정단 저항은 결국 검출되는 전압의 크기가 중요할텐데, 그러면 킬로나 메가 단위의 저항을 쓰는게 나아보이는데 왜 영상에선 작은 단위의 저항을 썼나요? 특히 전압분배의 중간단이 반전입력단에 전압 입력으로서 들어가니, 접지방향으로 줄줄 새는 전류가 발생하고, 부하와도 병렬상에 놓였을 때 합성저항이 낮아지는 효과도 있을텐데...
@@Aduxhz LDO regulator 말그대로 low dropout을 따온 말로, 출력전류는 상관없이 입력과 출력의 전압차가 '작아도' 동작하는 regulator입니다. 보통은 커야 동작을 합니다. 보통 regulator 데이터 시트에 보면 입.출력의 전압값이 나오는데 LDO보다는 입.출력전위차가 많이 높습니다.
강의 정말 잘 보고 있습니다. 감사합니다! 궁금한 부분이 하나 있는데 21:03에서 언급된 회로는 voltage follower가 응용된 회로인 것인가요? 만약 입력 전압이 6V이고 3.3V를 출력하고 싶을 경우에는 ADJ에 입력되는 전압을 1.45V로 맞춰주면 되는건지 궁금합니다! ㅜㅜ
감사합니다
매번 감동 입니다
감사합니다.
항상 감사하는 마음으로 동영상 보며 정리하고 있습니다.
여러가지로 부족하지만 그래도 도움이 되신다니 다행입니다. 감사합니다.
강의 고개숙여 감사합니다. 감동 받았습니다.
받을 수 있는 최대의 상찬입니다.
알기쉬운 강의 고맙습니다.
너무 감사드립니다. Tr 있는 정전압 회로는 해석도 못하고 있었는데 많은 궁금증이 풀렸습니다. 너무 감사드립니다
이곳에서 많은 궁금증이 풀렸으면 합니다.
강의 감사합니다. 30년전에 배웠던 내용인데 잊고 살다가 선생님 강의를 듣고 새롭게 알고 갑니다.
배우신지 30년 후에 그 내용을 다시 배우신다는 열정이 대단하십니다.
박사님감사합니다
잘배워어요👏👍👍👍🎁
정말 감사드립니다.. 어떻게 이런 방대한 지식들을 쌓으신건지.. 저도 선생님같은 엔지니어가 되고 싶습니다..
현업을 떠난지 오래 되서 기억도 가물가물 합니다.^^
선생님 78xx에 대해서 공부중이였는데 영상 중간에 79xx에 대해서도 설명 해주시더라구요..-전압을 쓰는 경우가 어떤게 있으며 어떤 경우에 쓰는지 영상한번 올려주실 수 있나요?? 79xx에 대해서는 정보가 턱없이 부족해서요 !! 부탁드립니다 (공손)
강의 감사합니다. 다만 오류가 있어 코멘트하겠습니다. 마지막의 79xx 시리즈에는 Detector의 피드백 경로가 +단자에 인가되는 것이 맞습니다. 79xx에서의 달링턴 회로는 78xx시리즈에서와 달리 common emitter 형태이고 여기서 negative feedback을 위한 sign inversion이 이뤄지기 때문에 detector에서는 위상 전환이 없어야 하기 때문입니다. 명강의 감사드리며 건강하십시오 선생님!
지적하신 것에 오류가 있어 답합니다. '[전기전자 강의] 연산 증폭기 17. 전력부스터 회로, 전압폴로어 변형회로들의 해석방법' 을 참고하시기 바랍니다. 제너의 전압이 그대로 출력에 나오는 op-amp 전압팔로워회로로 해석하셔야 합니다.
@@ssm4407 그렇지 않습니다. 79xx는 전압폴로워가 피드백 루프안에 존재하지 않습니다; 고로 제너 전압이 달링턴의 이미터단에 나올 수 없습니다. 79xx 는 Darlington common emitter 회로를 사용합니다. 고로 79xx 시리즈는 추가적인 이득단을 갖게 되어 frequency compensation이 78xx에 비해 더 어려운 구조입니다.
Negative feedback 인지는 다음과 같이 직관적으로도 확인 가능합니다. 1) 79xx의 Amp의 출력단이 steady state 값에서 더 큰 양의 전압을 가질 때, 2) Q1,2은 콜렉터 전류가 증가하게 됩니다. 3) 그러면 GND로 부터 더 많은 전류가 흐르게 되어 저항에 전압 강하가 더 많이 생겨 amp의 non-inverting 단의 전압이 떨이지게 됩니다. 4) 따라서 Amp의 출력 전압은 다시 내려가게 되어 steady state 값으로 복귀할 수 있습니다.
@@dr.myungjunkim7065 문제를 간단하게 하기 위해서 제가 질문하나 던져 보도록 하겠습니다.
처음 회로가 동작한다고 가정하기로 하겠습니다. 만약 피드백이 연산증폭기 단자 (+)로 들어가야 한다는 Myungjun님의 주장대로라면, 연산증폭기 (-)단자는 제너전압이 들어 오겠지요 ( 제너 전압을 -5V라고 가정하기로 하겠습니다. ) 그러면 연산증폭기 (+) 단자에는 처음에 -1V가 들어 온다고 가정하기로 하겠습니다. ( 가정을 하려니 부연설명이 좀 들어가는 군요. -6V도 들어갈 수 있지만 초기상태이기 때문에 -1V 도 가능하기 때문에 -1V로 가정 했습니다. 어떤 상태에서도 출력에 -5V가 나오는 레귤레이터 동작을 해야하기 때문입니다. ).그러면 연산증폭기 출력은 VO=A( Vp-Vn)이니 Vo=100[ -1V-(-5)]=+Vcc 가 됩니다. ( 연산증폭기 오픈루프이득을 100이라 가정한 것입니다. )
자 그럼 이때부터 출력이 -5V 가 나오는 레귤레이션 동작을 설명해 주시겠습니까?...제 초기상태가정이 틀린것이 있다면 말씀해 주시고요.
@@ssm4407 선생님, 답변 감사합니다. 아래는 답변입니다.
달링턴 회로의 베이스에 초기값으로 +VCC가 인가되면, 많은 양의 전류가 초기에 GND로 부터 저항쪽으로 흐르게 됩니다. 그러면 opAmp의 (+)단자는 -1V보다 더 내려가게 됩니다. 예를 들어 위의 저항이 1k였다면 초기에는 1mA가 흘렀다고 가정하겠습니다 (선생님의 가정과 동일합니다.). 그러면 예를들어 다음순간에는 +VCC가 베이스에 인가된 달링턴 회로에 10mA가 흐르게 된다면 -10V로 opAmp의 (+)단자의 전압이 새롭게 잡히게 되겠지요. 그러면 Vo=A(Vp-Vn)= 100[-10-(-5)] = -VCC 입니다. 이렇게 되면 달링턴은 거꾸로 전류를 흐르지 않게 되고 opAmp (+) 단자는 거꾸로 다시 전압이 올라가게 되겠지요. 시간이 충분히 흘러 최종적으로는 opAmp의 (+) 단자가 -5V가 되었을때만이 opAmp가 원하는 동작점인 linear region에서 동작하며 정상 regulation이 이루어지게 됩니다 (물론 Frequency compensation이 정상적으로 이루어졌다는 가정하에서 입니다.).
이러한 Negative feedback 에 의한 원하는 동작점으로 이동하는 현상은 선형 회로에서는 어떠한 초기 상태 가정에서도 다 들어맞습니다. (+)단자가 어떠한 초기 값 (Initial Value) 을 가지고 있든 간에, 제너 전압 -5V가 opAmp (+) 단자로 "복사"되는 유일한 동작점으로 이동하게 됩니다. 그런데 만약 opAmp의 (-)단자로 피드백 루프를 형성하면, 이는 Positive Feedback loop가 되어서, 원하는 동작점은 unstable point가 됩니다. (해당 regulation의 A matrix의 Eigenvalue 혹은 Closed-loop transfer function의 Pole이 Right Half plane of s-plane에 위치하게 되기 때문입니다.) 따라서 피드백 경로는 opAmp의 (+)단자로 입력되는 것이 맞습니다.
@@dr.myungjunkim7065 답변에서 문제를 끌어내어 보겠습니다.
1. 초기상태 [ 연산증폭기 (+)단자 -1V, (-)단자 -5V 이면 연산증폭기 출력은 Vo=100[ -1-(-5)]= +Vcc가 됩니다. 여기까지는 이견이 없지요. 그래서 전류가 많이 흘러 Myungjun님이 계산한대로 -10V가 피드백 되었다고 보기로 하겠습니다.
2. Vo=100[ -10-(-5)]= -Vcc 가 됩니다. 보통 전원 연결 처럼 +,-15V로 연결하였다면 -15V가 되겠지요. 그러면 달링턴의 에미터단은 -15V-1.6V정도가 될 것입니다. 그러면 피드백 되는 전압은 컬렉터 단에 붙은 저항에 의해 전압분배가 되니 적어도 -15V보다는 높겠지요. 설계를 여차여차 잘해서 -4V가 되었다고 가정합니다. -5V보다 낮으면 그대로 회로가 정지되어 버리기 때문입니다. ( -5V이상 되면 연산증폭기 출력이 계속 -15V로 포화되어 버립니다. 그래서 동작이 되려면 -5V보다 적다고 가정해야만 합니다. 벌써 해야만 한다고 하는 것은 회로가 문제가 있을 수 있다는 말입니다. 그러나 넘어가도록 하겠습니다. 동작되도록 우겨보기로 하겠습니다. )
3.-4V 가 피드백 된다면 연산증폭기 출력값은 Vo=100[ -4-(-5)]= +Vcc 가 되어 1의 동작으로 되돌아가 버리는 군요. 그러면 2번의 동작이 되고.......끝없는 반복 언제 -5V레귤레이션이 될까요?
****요는 이것입니다. 어떤 상태이건 -5V에 수렴해야 하는데 연산증폭기 출력이 포화되는 조건( 비교기로 동작 )에서는 레귤레이션이 되지를 않습니다. 따라서 일반 증폭의 기능을 하는 전압팔로워로 해석해야만 하고, '[전기전자 강의] 연산 증폭기 17. 전력부스터 회로, 전압폴로어 변형회로들의 해석방법' 을 참고하시기 부탁드립니다..
잘 듣고 있습니다 목소리 좋으십니다~~
감사합니다. 목소리보다 내용이 더 좋았으면 하네요. ^^
17:18 여기 Q2가 작동하면, Q1의 베이스 전압을 분기 시킨다 -> 베이스 전류를 분기시킨다. 이 때 Q2는 -> Q1은, 컬렉터 전압-> 컬렉터 전류로 되야 깔끔하게 읽히는거 같습니다.
항상 잘 듣고있습니다!
마지막부분에 adj 전압인가에 대해 질문이 있습니다.
3.3v 입력전압을 위해 1.25v형 제너다이오드에 2v adj전압인가를 하신다고 했는데 2v adj를 하면 순방향 다이오드로 작동하여 0.7v 이상으로 인가가 안되는거 아닌가요? 1.25+adj 2v로 입력전압을 조정하는게 이해가 안됩니다 ㅠ
출력 전압을 5V로 나오게 하는데 원하는 전류값을 정해서 출력 할 수 도 있다는 말씀이신가요? 전류값을 조정할 수 있다면 그거에 맞는 계산으로 도출하고 트랜지스터를 구해야 하나요?
레귤레이터는 전압이 일정하고 전류는 제어되는 소자는 아닙니다. 전류는 레귤레이터 전압에 부하저항을 나눈 전류값이 forcing/sinking 됩니다. 그 한계는 데이터시트에 있습니다.
그렇다면 요구되는 전압값과 전류값을 먼저 확인하고 레큘레이터를 정해야하는 부분이라는 말씀이신가요?
@@psmodule3555 전압값은 당연히 요구되는 전압에 맞게 사용해야 하구요. 전류는 부하로 대부분이 입력저항이 큰 소자를 사용하면 문제가 되지 않습니다. 그러나 저항이 작으면 반드시 고려해 주어야 합니다.
@@psmodule3555 예를 들어 5 V가 요구되는 회로에 7805종류를 쓸 수 있겠죠. 실제 7805소자를 보면 최대로 내 줄 수 있는 전류에 따라 소자의 모양이 다릅니다. 사용자가 원하는 최대 전류를 내 줄 수 있는 소자를 선택하면 되고 또 전류를 많이 쓸 경우 방열판도 달아 주어야 합니다.
영상 보다보니 궁금한게 생겼습니다.
조정단 저항은 결국 검출되는 전압의 크기가 중요할텐데, 그러면 킬로나 메가 단위의 저항을 쓰는게 나아보이는데 왜 영상에선 작은 단위의 저항을 썼나요?
특히 전압분배의 중간단이 반전입력단에 전압 입력으로서 들어가니, 접지방향으로 줄줄 새는 전류가 발생하고, 부하와도 병렬상에 놓였을 때 합성저항이 낮아지는 효과도 있을텐데...
전기전자 개념 주워담기 저자분이셨군요! 신입때 선생님께서 쓰신책 정말 잘보았었숩니다. 유튜브에서 실무적으로 잘 알려쥬시는분 구독하여 보고있었는데, 저 책의 저자분이셨다니! ㅎㅎㅎ 양질의 컨텐츠 감사드립니다. ㅎ 여담으로 매우 잘생기셧고, 성격도 좋아보이십니다 ㅎㅎ
감사합니다
도움이 되셨기를 바랍니다.
질문있습니다. bjt 대신 mosfet을 이용하면 전류 증폭을 위한것이 아닌가요? 아니면 mosfet을 이용하면 전압을 통해 구동하여 전류를 흐를수 있게 해주는 것으로 이해하면 되나요? 비슷한거 같으면서도 확실하게 이해하기 위해서 질문드립니다.. ㅜ
큰 전류를 드라이브 할 때 보통 MOSFET를 많이 사용합니다. 그러나 첫번째 전류증폭이라고 하는 것은 입력에 대한 출력을 의미하는 것이기 때문에 FET에서는 전류증폭이라고 말하기는 어려울 것 같네요. 왜냐하면 입력전류는 무의미하기 때문입니다.
@@ssm4407 집적회로에서는 아주 작은 전류를 흘리는데 ldo구조에서 저런 pass tr이 등장하는데 그 구조는 성격이 다른건가요? 아니면 Amp의 출력전류 레벨에 따라 다른가요?
@@Aduxhz LDO regulator 말그대로 low dropout을 따온 말로, 출력전류는 상관없이 입력과 출력의 전압차가 '작아도' 동작하는 regulator입니다. 보통은 커야 동작을 합니다. 보통 regulator 데이터 시트에 보면 입.출력의 전압값이 나오는데 LDO보다는 입.출력전위차가 많이 높습니다.
@@ssm4407 아하 감사합니다. 이해가 됬습니다.
강의를 따로 하시나요 어디서? 책 쓰신거나.. 아니면 커리어가 어떻게 되시나요? 범접하기 힘들정도의 지식이네요 저로선..
저의 블로그를 참조해 주시기 바랍니다. blog.naver.com/paval777. 커리어는 전직 엔지니어였습니디.
8:33 부분에서 sample circuit 쪽에서 전압이 올라갔을때 증폭기 출력쪽이 전압이 내려간다는건 뭐때문에 그런가요??
연산증폭기의 오픈루프 출력식만으로 생각해 주시기 바랍니다. Vo=A(Vp-Vn) 에서 Vo=A(2.5V-Vn) 따라서 Vn이 커지면 출력이 작아지는 방향이 될 것입니다.
강의 정말 잘 보고 있습니다. 감사합니다! 궁금한 부분이 하나 있는데 21:03에서 언급된 회로는 voltage follower가 응용된 회로인 것인가요? 만약 입력 전압이 6V이고 3.3V를 출력하고 싶을 경우에는 ADJ에 입력되는 전압을 1.45V로 맞춰주면 되는건지 궁금합니다! ㅜㅜ
전압팔로워회로는 레귤레이터 내부회로입니다. 입력은 위 회로의 특성이 입력+5V~+40V이니 입력으로 +6V사용 가능하고, 작은 전압의 차이는 조정단자로 조정해 줍니다. 조정은 2.05로 맞추어 주면 됩니다.
Pmos LDO에서 부하(iL current)가 커지면 출력전압이 올라가서 pmos의 에러앰프의출력이 Vsg를 작게 만드는것이 맞나요^^;;;?
예 출력특성상 Vsg의 전위차가 작아야 전류가 적게 흐릅니다.
트랜지스터 1권을 정말 잘봤는데 혹시 2권은 언제 나오는지 알 수 있을까요?
예, 동영상 준비, 촬영, 편집을 혼자 하다 보니 트랜지스터 2권은 아직 마무리 짓지 못하고 있습니다. 좀 늦더라도 양해 부탁 드립니다.
@@ssm4407 너무 기대됩니다!!
@@고병국-u4o 감사합니다. 더 내실을 기하겠습니다.