[Part 1] Synthesizable Digital Clock with Testbench and Simulation in VHDL

Поділитися
Вставка

КОМЕНТАРІ • 6

  • @AlrifaieFamily
    @AlrifaieFamily Рік тому

    hello, thanks a lot for the explanation of the code ,can i have the ucf document?

  • @afranahar3461
    @afranahar3461 2 роки тому

    Its shows error while compiling "library unit env is not available in library std " how to resolve this?

  • @siddhantbalkawade4728
    @siddhantbalkawade4728 8 місяців тому

    sir , can you please share the specifications ?

    • @VCodes
      @VCodes  8 місяців тому

      what do you mean by specifications?

    • @adlaistevenson146
      @adlaistevenson146 5 місяців тому

      He has kindly provided the source code on his website, you should look there. And Thanks to VCodes for his good work!

  • @mesterlbizani4503
    @mesterlbizani4503 Рік тому

    with component please