디지털 회로설계 툴 9가지 소개 1편! (디지털 직무 지원자 필수 시청 영상)

[@samcoach_circuit]

[🔽 취준부터 현업까지! 삼성전자 현직자의 회로설계 CLASS 🔽]
👉 linktr.ee/circuit_mentor

[@summerhaze703]

깔끔한 설명 감사드립니다! IDEC은 아직 목록이 최신화가 안되어있네요

[@samcoach_circuit]

시놉시스 관계자 분이셨군요! 현업에서 시놉시스 툴 아날로그와 디지털 모두 잘 쓰고 있습니다ㅎㅎ 빠르고 편한 기능들이 장점인것 같습니다. 제가 모든 툴을 직접 다뤄본것은 아니라서, 잘못된 설명이나 부연해주실 부분 있다면 알려주세요! IDEC 목록이 22년도 기준으로 알고있어서 최근에 나온 툴이나 기능은 반영이 안되있는듯 합니다. 그럼 앞으로도 좋은 툴 개발과 소개 부탁드릴게요~!

[@summerhaze703]

@@samcoach_circuit저도 저희회사 툴을 모두 자세히 알진 못하지만 말씀하신 부분들이 설계자 입장에서는 꼭 필요한 정보들이라고 생각합니다 👍
다음편에는 ICC가 나오겠네요 ! 추후에 Fusion compiler 등 도 추가되면 좋을 듯 싶구요, 케이던스 툴과 비교해서 실 사용자 입장에서 의견을 들어보는것도 좋을듯 싶네요. 회사마다 잘나가는 분야가 있다보니 설계자의 다양한 의견을 들어보는것도 도움이 될듯 싶습니다. 항상 좋은 정보 감사드립니다. 취업 준비하시는 분들께 많은 도움이되겠네요.

[@samcoach_circuit]

@@summerhaze703 네 맞습니다! ICC도 간단하게 소개드릴 예정이구, 추천해주신 Fusion compiler는 저도 사용해본적이 없어서 공부해보고 또 영상을 남겨봐야겠네요ㅎㅎ 말씀해주신것 처럼 케이던스와의 비교 포인트 등에 대해서도 컨텐츠를 다뤄보면 좋을 것 같습니다! 감사합니다 ㅎㅎ

[@ZeroFirearm]

혹시 영상에서 강의하시는 노트(?) 파일은 직접 제작하신건가요?

[@samcoach_circuit]

아날로그 회로설계 툴 영상에서 소개드렸는데, IDEC에서 발췌한 자료입니다!

[@ZeroFirearm]

@@samcoach_circuit 감사합니다.

[@samcoach_circuit]

@@ZeroFirearm 네 좋은하루 되세요~!

[@janusdockko926]

RTL 합성에서 최적화가 포함된 것을 gate level 합성이라고 보면 될까요??

[@samcoach_circuit]

네 맞습니다!
큰 의미에서 일반적으로 합성이라는 말은 대부분 로직 합성(gate level 합성)을 의미합니다.
그래서 일반적인 상황이라면 그냥 모두 다 gate level 합성으로 이해하시면 되고, 제가 RTL 합성으로 구분지은 이유는, 복잡한 회로를 설계할 때에는 동작 검증부터 진행하기 때문이고, c언어나 RTL 합성으로 구현하게 됩니다!

[@janusdockko926]

@@samcoach_circuit 아하 이해가 됐습니다. 이번주도 영상 잘 보고 있습니다! 감사합니다!

[@samcoach_circuit]

@@janusdockko926 네 잘 봐주셔서 감사합니다 ~!

[@후치키-c3n]

@@samcoach_circuit 이해가 잘 안된 부분이 있어서 질문드립니다. RTL 합성이라는 것은 실제 gate level의 합성이 아닌, 그러니까 gate의 딜레이라든가 그런 것들이 포함되지 않은 단순하게 수식(코딩)적인 부분만 나타나게 하는 것인가요?

[@samcoach_circuit]

@@후치키-c3n ASIC에서는 그렇고, FPGA에서는 RTL 합성 자체가 gate level까지 합성하게 됩니다!