SGDH
SGDH
  • 140
  • 365 601
[설계독학] [Verilog HDL Season0] Introduction to Verilog Overview.
Verilog HDL 강의의 맛보기 영상입니다.
Verilog HDL 문법! 제대로 배우고 평생 써먹으세요.
zero-base.co.kr/pages/66840?_...
Переглядів: 440

Відео

서류전형에 실패하지 않는 이력서 쓰는 방법8:09서류전형에 실패하지 않는 이력서 쓰는 방법
서류전형에 실패하지 않는 이력서 쓰는 방법
Переглядів 861Місяць тому
설계독학 커뮤니티에서 함께 반도체를 공부해요! discord.gg/QaKHFvtS25
[설계독학] [Verilog HDL Season0] Chapter 2 Lexical Convention. sample video11:25[설계독학] [Verilog HDL Season0] Chapter 2 Lexical Convention. sample video
[설계독학] [Verilog HDL Season0] Chapter 2 Lexical Convention. sample video
Переглядів 419Місяць тому
Verilog HDL 강의의 맛보기 영상입니다. 전체 30분 분량의 강의 영상을 11분으로 요약하였습니다. (11분 25초 분량) 1. chapter2 : Con1 강의 일부 2. 이론 실습 구성 Verilog HDL 문법! 같이 공부해보아요. zero-base.co.kr/pages/66840?_token=test_token&
[설계독학] [Verilog HDL Season0] Verilog HDL 문법 완전정복!!7:17[설계독학] [Verilog HDL Season0] Verilog HDL 문법 완전정복!!
[설계독학] [Verilog HDL Season0] Verilog HDL 문법 완전정복!!
Переглядів 896Місяць тому
설계독학팀의 다섯번째 강의가 공개되었습니다. 설계엔지니어라면 필수로 알아야 할 Verilog HDL 문법을 설계독학과 함께 공부해보아요. 이제까지 이런 Verilog 문법강의는 없었다. 한번 제대로 공부하고 평생 써먹으세요!! zero-base.co.kr/pages/66840?_token=test_token& 설계독학 커뮤니티에 가입하시고, 공지글 확인해보세요!! 신규 강의 Open 기념 선착순 100분 할인 쿠폰 진행 중 입니다. discord.gg/QaKHFvtS25
[설계독학] [쉬어가기 14장] Verilog 코드의 Schematic 을 확인하자2:39[설계독학] [쉬어가기 14장] Verilog 코드의 Schematic 을 확인하자
[설계독학] [쉬어가기 14장] Verilog 코드의 Schematic 을 확인하자
Переглядів 3812 місяці тому
설계독학 커뮤니티와, 강의에서 같이 공부해보아요!! 커뮤니티 : discord.gg/QaKHFvtS25 git : github.com/semisgdh/SGDH_Util
[설계독학공지] 설계독학 반도체 설계 커뮤니티 Open18:02[설계독학공지] 설계독학 반도체 설계 커뮤니티 Open
[설계독학공지] 설계독학 반도체 설계 커뮤니티 Open
Переглядів 1,5 тис.2 місяці тому
설계독학 커뮤니티를 오픈했습니다! 커뮤니티에서 만나요! discord.gg/QaKHFvtS25
[설계독학공지] 신규 강의 공지 및 새 크루원 소개2:03[설계독학공지] 신규 강의 공지 및 새 크루원 소개
[설계독학공지] 신규 강의 공지 및 새 크루원 소개
Переглядів 1 тис.6 місяців тому
semisgdh.com/
[설계독학] [FPGA S2 1장] FPGA를 이용한 영상처리란 무엇인가요?24:22[설계독학] [FPGA S2 1장] FPGA를 이용한 영상처리란 무엇인가요?
[설계독학] [FPGA S2 1장] FPGA를 이용한 영상처리란 무엇인가요?
Переглядів 1,9 тис.8 місяців тому
1장으로 돌아왔습니다. 느리지만 꾸준히 만들고 있어요! FPGA 를 이용한 영상처리에 대한 전반적인 내용을 다루었으니까 도움이 되시기를 바래요. 즐공하세요 :)
[설계독학] [FPGA S2 0장] 실시간 영상처리 공부를 위한 환경 셋팅?! (부제. 함께 공부해요.)17:32[설계독학] [FPGA S2 0장] 실시간 영상처리 공부를 위한 환경 셋팅?! (부제. 함께 공부해요.)
[설계독학] [FPGA S2 0장] 실시간 영상처리 공부를 위한 환경 셋팅?! (부제. 함께 공부해요.)
Переглядів 2,2 тис.Рік тому
FPGA S2 로 찾아뵙겠습니다. 함께해요! Digilent Homepage : digilent.com/reference/programmable-logic/start
[Verilog HDL/FPGA 외전1 - 시계만들기] Chapter 4. Hackster.io 에 등록하기 (포트폴리오도 관리하고 전세계 사람들과 공유해요)13:42[Verilog HDL/FPGA 외전1 - 시계만들기] Chapter 4. Hackster.io 에 등록하기 (포트폴리오도 관리하고 전세계 사람들과 공유해요)
[Verilog HDL/FPGA 외전1 - 시계만들기] Chapter 4. Hackster.io 에 등록하기 (포트폴리오도 관리하고 전세계 사람들과 공유해요)
Переглядів 649Рік тому
설계독학만의 노하우가 담겨있는 시계만들기 강의를 추가하였고요. 같이 공부해보아요. inf.run/Ma3a 학생 및 취준생 할인쿠폰 링크 : forms.gle/2RXGntnKzoiEphAXA
[Verilog HDL/FPGA 외전1 - 시계만들기] Chapter 3. FPGA 에 올려서 확인하자!40:54[Verilog HDL/FPGA 외전1 - 시계만들기] Chapter 3. FPGA 에 올려서 확인하자!
[Verilog HDL/FPGA 외전1 - 시계만들기] Chapter 3. FPGA 에 올려서 확인하자!
Переглядів 1 тис.Рік тому
설계독학만의 노하우가 담겨있는 시계만들기 강의를 추가하였고요. 같이 공부해보아요. inf.run/Ma3a 학생 및 취준생 할인쿠폰 링크 : forms.gle/2RXGntnKzoiEphAXA
[Verilog HDL/FPGA 외전1 - 시계만들기] Chapter 2. 시,분,초 만들기 - Part114:46[Verilog HDL/FPGA 외전1 - 시계만들기] Chapter 2. 시,분,초 만들기 - Part1
[Verilog HDL/FPGA 외전1 - 시계만들기] Chapter 2. 시,분,초 만들기 - Part1
Переглядів 1,5 тис.Рік тому
설계독학만의 노하우가 담겨있는 시계만들기 강의를 추가하였고요. 같이 공부해보아요. inf.run/Ma3a 학생 및 취준생 할인쿠폰 링크 : forms.gle/2RXGntnKzoiEphAXA
[Verilog HDL/FPGA 외전1 - 시계만들기] Chapter 1. 1초 만들기12:15[Verilog HDL/FPGA 외전1 - 시계만들기] Chapter 1. 1초 만들기
[Verilog HDL/FPGA 외전1 - 시계만들기] Chapter 1. 1초 만들기
Переглядів 1,9 тис.Рік тому
[Verilog HDL/FPGA 외전1 - 시계만들기] Chapter 1. 1초 만들기
[Verilog HDL/FPGA 외전1 - 시계만들기] 예고편3:24[Verilog HDL/FPGA 외전1 - 시계만들기] 예고편
[Verilog HDL/FPGA 외전1 - 시계만들기] 예고편
Переглядів 1,5 тис.Рік тому
[Verilog HDL/FPGA 외전1 - 시계만들기] 예고편
[설계독학공지] 멘토링 Open2:52[설계독학공지] 멘토링 Open
[설계독학공지] 멘토링 Open
Переглядів 862Рік тому
[설계독학공지] 멘토링 Open
[설계독학] [쉬어가기 13장] Verilog HDL 문제은행 HDLBits 를 해보자. (다 풀고 댓글로 인증하기!!)7:41[설계독학] [쉬어가기 13장] Verilog HDL 문제은행 HDLBits 를 해보자. (다 풀고 댓글로 인증하기!!)
[설계독학] [쉬어가기 13장] Verilog HDL 문제은행 HDLBits 를 해보자. (다 풀고 댓글로 인증하기!!)
Переглядів 1,7 тис.Рік тому
[설계독학] [쉬어가기 13장] Verilog HDL 문제은행 HDLBits 를 해보자. (다 풀고 댓글로 인증하기!!)
[설계독학공지] 설계독학 상황 공유하기 (찐 설계가족 분들은 영상을 끝까지 봐주세요!)3:15[설계독학공지] 설계독학 상황 공유하기 (찐 설계가족 분들은 영상을 끝까지 봐주세요!)
[설계독학공지] 설계독학 상황 공유하기 (찐 설계가족 분들은 영상을 끝까지 봐주세요!)
Переглядів 861Рік тому
[설계독학공지] 설계독학 상황 공유하기 (찐 설계가족 분들은 영상을 끝까지 봐주세요!)
[설계독학] [Verilog HDL Season2] AMBA AXI4 완전 정복!!4:37[설계독학] [Verilog HDL Season2] AMBA AXI4 완전 정복!!
[설계독학] [Verilog HDL Season2] AMBA AXI4 완전 정복!!
Переглядів 13 тис.Рік тому
[설계독학] [Verilog HDL Season2] AMBA AXI4 완전 정복!!
[설계독학] [Verilog HDL 33장] AXI4-Stream I/F - 이론편3:01[설계독학] [Verilog HDL 33장] AXI4-Stream I/F - 이론편
[설계독학] [Verilog HDL 33장] AXI4-Stream I/F - 이론편
Переглядів 893Рік тому
[설계독학] [Verilog HDL 33장] AXI4-Stream I/F - 이론편
[설계독학] [Verilog HDL 32장] AXI4-Lite I/F - 실습편 2부3:01[설계독학] [Verilog HDL 32장] AXI4-Lite I/F - 실습편 2부
[설계독학] [Verilog HDL 32장] AXI4-Lite I/F - 실습편 2부
Переглядів 543Рік тому
[설계독학] [Verilog HDL 32장] AXI4-Lite I/F - 실습편 2부
[설계독학] [Verilog HDL 32장] AXI4-Lite I/F - 실습편 1부17:39[설계독학] [Verilog HDL 32장] AXI4-Lite I/F - 실습편 1부
[설계독학] [Verilog HDL 32장] AXI4-Lite I/F - 실습편 1부
Переглядів 542Рік тому
[설계독학] [Verilog HDL 32장] AXI4-Lite I/F - 실습편 1부
[설계독학][FPGA Season1] Arty Z7 보드 추가1:24[설계독학][FPGA Season1] Arty Z7 보드 추가
[설계독학][FPGA Season1] Arty Z7 보드 추가
Переглядів 1,2 тис.Рік тому
[설계독학][FPGA Season1] Arty Z7 보드 추가
[설계독학] [Verilog HDL 31장] AXI4-Lite I/F - 이론편3:01[설계독학] [Verilog HDL 31장] AXI4-Lite I/F - 이론편
[설계독학] [Verilog HDL 31장] AXI4-Lite I/F - 이론편
Переглядів 421Рік тому
[설계독학] [Verilog HDL 31장] AXI4-Lite I/F - 이론편
[설계독학] [Verilog HDL 30장] AXI4 Interface 검증환경 (환경 설명 및, 설계진행방식) - 리뷰편3:01[설계독학] [Verilog HDL 30장] AXI4 Interface 검증환경 (환경 설명 및, 설계진행방식) - 리뷰편
[설계독학] [Verilog HDL 30장] AXI4 Interface 검증환경 (환경 설명 및, 설계진행방식) - 리뷰편
Переглядів 726Рік тому
[설계독학] [Verilog HDL 30장] AXI4 Interface 검증환경 (환경 설명 및, 설계진행방식) - 리뷰편
[설계독학] [Verilog HDL 29장] AXI4 Interface 검증환경 (우리의 목표는?!) - 소개편 13:01[설계독학] [Verilog HDL 29장] AXI4 Interface 검증환경 (우리의 목표는?!) - 소개편 1
[설계독학] [Verilog HDL 29장] AXI4 Interface 검증환경 (우리의 목표는?!) - 소개편 1
Переглядів 914Рік тому
[설계독학] [Verilog HDL 29장] AXI4 Interface 검증환경 (우리의 목표는?!) - 소개편 1
[설계독학] [Verilog HDL 28장] AXI4 Interface - 이론편 (AMBA Overview)3:01[설계독학] [Verilog HDL 28장] AXI4 Interface - 이론편 (AMBA Overview)
[설계독학] [Verilog HDL 28장] AXI4 Interface - 이론편 (AMBA Overview)
Переглядів 1,4 тис.Рік тому
[설계독학] [Verilog HDL 28장] AXI4 Interface - 이론편 (AMBA Overview)
[설계독학] [Verilog HDL 27장] Timing Closure에 강인한 Sync FIFO 설계 실습편 (Skid buffer + FIFO)3:01[설계독학] [Verilog HDL 27장] Timing Closure에 강인한 Sync FIFO 설계 실습편 (Skid buffer + FIFO)
[설계독학] [Verilog HDL 27장] Timing Closure에 강인한 Sync FIFO 설계 실습편 (Skid buffer + FIFO)
Переглядів 808Рік тому
[설계독학] [Verilog HDL 27장] Timing Closure에 강인한 Sync FIFO 설계 실습편 (Skid buffer FIFO)
[설계독학] [Verilog HDL 26장] Data의 원활한 흐름을 위한 Synchronous FIFO - 실습편3:01[설계독학] [Verilog HDL 26장] Data의 원활한 흐름을 위한 Synchronous FIFO - 실습편
[설계독학] [Verilog HDL 26장] Data의 원활한 흐름을 위한 Synchronous FIFO - 실습편
Переглядів 7492 роки тому
[설계독학] [Verilog HDL 26장] Data의 원활한 흐름을 위한 Synchronous FIFO - 실습편
[설계독학] [Verilog HDL 25장] Data의 원활한 흐름을 위한 Synchronous FIFO - 이론편3:01[설계독학] [Verilog HDL 25장] Data의 원활한 흐름을 위한 Synchronous FIFO - 이론편
[설계독학] [Verilog HDL 25장] Data의 원활한 흐름을 위한 Synchronous FIFO - 이론편
Переглядів 7962 роки тому
[설계독학] [Verilog HDL 25장] Data의 원활한 흐름을 위한 Synchronous FIFO - 이론편
[설계독학] [Verilog HDL 24장] handshake IF 의 timing closure 를 위한 skid buffer - 실전편3:01[설계독학] [Verilog HDL 24장] handshake IF 의 timing closure 를 위한 skid buffer - 실전편
[설계독학] [Verilog HDL 24장] handshake IF 의 timing closure 를 위한 skid buffer - 실전편
Переглядів 1,1 тис.2 роки тому
[설계독학] [Verilog HDL 24장] handshake IF 의 timing closure 를 위한 skid buffer - 실전편

КОМЕНТАРІ

  • @이경주-i9g
    @이경주-i9g День тому

    안녕하세요 맛비님! 다름이 아니라 디스코드 15% 할인쿠폰은 디스코드 어디로 들어가며 되나요? 디스코드 내 할인쿠폰 카테고리에 인프런 할인쿠폰만 있어서 문의드립니다!

    • @verilog
      @verilog День тому

      안녕하세요! 해당 문법강의는 데이원 업체에서 관리를 해서, 할인쿠폰이 없습니다. 확인 부탁드려요. 즐공하세요!

    • @이경주-i9g
      @이경주-i9g День тому

      답변 감사합니다! ​@@verilog

  • @sshy4315
    @sshy4315 День тому

    안녕하세요 IP 디자인 중소기업에서 1년쯤 근무하고 있습니다 학사떄 회로설계에는 관심이 별로 없었고 공정/소자쪽으로 준비했다가 어쩌다보니 지금 회사의 기술문서 작성 업무로 입사하게되었습니다 (datasheet나 사업부 글 작성). 1년쯤 근무하다보니 개발 서포팅 하는 직무가 답답하게 느껴지고 지금하는 업무가 커리어가 쌓이는걸까 라는 생각이 들어서 디지털 설계 개발자로 직무를 옮기고 싶다는 생각이 들었습니다. 이번년도는 정보처리기사 취득+ 디지털 회로설계 독학을 목표로 하고 있습니다. 학부떄는 전공필수로 디논이랑 FPGA들은게 다지만 설계독학님이 올려주신 커리큘럼대로 공부하면서 준비하려고 합니다.

    • @verilog
      @verilog День тому

      안녕하세요. 반갑습니다! 제 강의는 취업을 위한 강의가 아닌 순수한 실력향상을 위한 강의라서.. 현실적으로 취업에 도움이 된다 말씀은 못드리겠는데요. 몇가지 감히 조언을 해드리자면 제 경험상, 회로설계 분야에 오시는데 정보처리기사? 자격증이 의미가 있는지는 모르겠어요. (저는 없습니다) 관련분야 석박사 가 더 의미있지 않을까 생각이들어요. 아직 경력이 1년이신데, 이 분야로 꼭 오고 싶으시다면, 신입?을 준비하시는 것도 괜찮아보입니다. 저도 같은 생각으로 이 업무가 커리어를 쌓는데, 좋은 업무는 맞아요. 그만큼 공부를 계속해야하는 단점? 또한 존재합니다. 기존 반도체를 전공하신 분들과의 경쟁? 이기 때문에 쉬운길은 아닐 것 같고요. 그럼에도 불구하고!! 이 분야를 꼭 와야겠다는 의지가 있으시다면 잘 준비하셔서 오셨으면 좋겠네요. 화이팅 하세요!

    • @sshy4315
      @sshy4315 День тому

      @verilog 조언 감사합니다!ㅎㅎ 석박이 가장 베스트겠지만 대학원 가기에는 지금 퇴사를 하고싶진 않고 전공 기초도 부족하다고 느끼네요 일단 퇴근하고 설계독학님 로드맵 참고하여 논리회로 전공책 복습->베릴로그 문법강의->설계강의 순으로 공부하려고 합니다

  • @수진-j4y
    @수진-j4y 8 днів тому

    맛비님!! 강의 총 3개 구입해서 잘 듣고 있습니다.. 하나 궁금한게 있어요. 아날로그 회로 대학원 같은 경우 주제가 무엇이든 석사생들이 직접 테잎아웃까지 해서 칩 실물을 보는거 같은데, 디지털 회로 설계쪽 soc 대학원은 .. 특히 ai hw 가속기쪽은 없는곳이 많더라구요. 원래 이런 가요?

    • @verilog
      @verilog 8 днів тому

      안녕하세요. 당연히! 디지털 회로설계 분야도 칩을 뜨는 연구실이 있어요. MPW 를 꾸준히 하는 연구실이 있을꺼고요. 잘 찾아보시면..? 있을꺼에요. 즐공하세요!

    • @수진-j4y
      @수진-j4y 7 днів тому

      @@verilog 이쪽 분야에서 석사를 해서 팹리스나 자동차 회사를 갈 때 칩을 뜨는 연구실을 가는게 더 맞는 선택이 맞는거겠죠?

    • @verilog
      @verilog 7 днів тому

      칩을 떠보는 경험은.. 정말 값지다고 생각이들어서요. 동일 조건이면 칩을 하는 연구실을 고를 것 같아요

    • @수진-j4y
      @수진-j4y 7 днів тому

      감사해요 !!​@@verilog

  • @shdbwns111142
    @shdbwns111142 12 днів тому

    안녕하세요. 전자공학부 3학년 학생 수준의 전공지식으로 인프런 강의 따라갈 수 있을까요? 베릴로그 관련한 기반 지식은 없는 상태이고 1학년 교양으로 프로그래밍 기초(c, python) 과목은 수강하였고 아두이노 설계프로젝트 진행한 경험은 있습니다!

    • @verilog
      @verilog 12 днів тому

      안녕하세요 :) 인프런의 강의는 Verilog 문법을 알고있다 가정하고 만든 실전 강의입니다. 따라서 문법을 모르신다면.. 고생을 하실 것 같아요. 최근에 데이원팀과 함께 만든 Verilog 문법강의 수강을 추천드려요. 링크 남겨드립니다. zero-base.co.kr/category_online_programming/school_stem_semi

    • @shdbwns111142
      @shdbwns111142 12 днів тому

      @@verilog 감사합니다!

  • @shdbwns111142
    @shdbwns111142 14 днів тому

    안녕하세요 강의를 수강하고 싶은 학생입니다. 다름이 아니라 학습 환경상 노트북밖에 사용하지 못하는 상황인데 문서작업용 노트북으로도 수강할 수 있는지, 부족하다면 어느 정도 사양을 맞춰야 할지 알고싶습니다. 감사합니다

    • @verilog
      @verilog 14 днів тому

      안녕하세요! 램은 8기가 이상이시고(16기가 이상을 추천하지만 돌아가긴? 할 것 같아요), cpu 는 인텔 9세대 이상이면 어찌저찌 되지않을까 하는 추측입니다. 사양이 엄청? 높진 않은데요. 대신 속도... 가 문제겠죠? 설치해보시고 간단하게 테스트 해보셔요. 저도 노트북으로 사용중입니다. 즐공하세요!

    • @shdbwns111142
      @shdbwns111142 13 днів тому

      @verilog 감사합니다.. 노트북 새로 사야겠네요 ㅠㅠ

  • @수진-j4y
    @수진-j4y 15 днів тому

    혹시 2차는 언제오픈되는지 여쭈어봐도 되나요?

    • @verilog
      @verilog 15 днів тому

      어제 후반기 촬영을 마무리했습니다!! 데이원 측에서 편집 후 올릴 텐데요. 다음주 혹은 2월 초 예상합니다! 2차 오픈 내용도 준비를 많이 했고요. 3차 내용도 금방 업로드 하겠습니다. 즐공하세요!

  • @o.o8814
    @o.o8814 17 днів тому

    맛비님 새 강의 기다리고 있어요!! 혹시 아직 언제쯤 나올것같은지는 안정해졌을까요!!??

    • @verilog
      @verilog 16 днів тому

      안녕하세요. 새 강의를 기다려 주셔서 감사합니다. zero-base.co.kr/pages/66840?_token=test_token& Verilog 문법 강의이고요. 기존의 겉핣기 식 강의가 아닌, IEEE 의 Standard 문서를 기반으로 만든 설계독학 스타일의 강의에요. 현재 3분의 2 정도 진행이 되었습니다. 즐공하세요!!

    • @o.o8814
      @o.o8814 16 днів тому

      ​@@verilog앗 맛비님 해당 강의말고 혹시 영상처리 강의는 올해 초에 안나오나요??😢

  • @박지석-t4h
    @박지석-t4h 19 днів тому

    안녕하세요. 선생님. 저는 재료과학 쪽 대학원 재학중인 대학원생입니다. 질문을 좀 드려도 될까요? 해당분야 전공자가 아니라 다소 초보적인 질문 양해부탁드립니다. 1. 연구분야가 뉴로모픽 반도체 쪽이라서 많은 개수의 가변 저항 중에서 원하는 위치의 저항을 측정하거나 전압 펄스를 인가 할 수 있는 시스템을 구축하고 싶습니다. 나아가 해당 저항 장치의 값들을 통해 딥러닝 시스템도 구축하고 싶습니다. 이 강의가 제 목적에 부합할지 궁급합니다. 2. 전자과가 주전공은 아닌지라 전자과 2학년 정도의 지식까지 있습니다. 어느 과목을 공부하면 해당 강의를 수월하게 따라 갈 수 있을까요? 긴글 읽어주셔서 감사합니다

    • @verilog
      @verilog 18 днів тому

      안녕하세요. 바로 답변 드릴께요. 1. 만약 말씀해주신 뉴로모픽반도체가 아날로그에 가깝다면, Verilog 는 디지털 설계에 가까워서 직접적으로 도움이 되실지는 모르겠어요. 모델링? 정도는 해볼 수 있을 것 같아요. 2. C 문법과 논리회로 내용을 알고있다면 쉽게 따라오실 수 있을 꺼에요. 즐공하세요?

  • @후하쉽지않아
    @후하쉽지않아 21 день тому

    인프런의 verilog 강의와 많이 다른가요?? 인프런의 강의와 어떤 차이점이 있는지 궁금합니다!

    • @verilog
      @verilog 21 день тому

      인프런의 제 강의에서 verilog 문법을 다룬적은 없어요. 이번에 나온 강의는 데이원과 만들었고요. Verilog 표준문서 기반의 문법 강의입니다. Verilog HDL season 0 에 해당되고요. 이후 인프런 강의를 수강하시면 순서상 맞아요. 즐공하세요!

  • @김민수-m3h7f
    @김민수-m3h7f 22 дні тому

    현업에서 verilog말고 S/W언어도 쓰이나요?? 만약 쓰인다면 C와 Python 중에 무엇을 추가적으로 학습하는게 좋을까요??

    • @김민수-m3h7f
      @김민수-m3h7f 21 день тому

      그리고 인프런에 강의 배속기능은 따로 없나요..?

    • @verilog
      @verilog 21 день тому

      개인적으로 C, Python 도 잘 쓰여서, 둘다 공부를 추천드립니다.

    • @verilog
      @verilog 21 день тому

      별도로 본적은 없어요. 배속기능은 인프런에 문의를 해주셔야 할 것 같아요. 즐공하세요!

  • @김민수-m3h7f
    @김민수-m3h7f 26 днів тому

    저희 학부 커리큘럼에 신호와시스템, 디지털시스템설계, 컴퓨터구조가 없어서 일단 따로 verilog, FPGA 기초강의를 kocw에서 수강하고 있긴 한데, 이 지식만을 갖고 Verilog HDL Season1을 들어도 될지 걱정이네요.. 또 초고주파공학, 객체지향언어, 제어공학, 통신이론 << 이런 과목들을 대신 배우던데.. 아무래도 이런 과목들은 비메모리 설계분야와 관련성은 많이 떨어지겠죠?

    • @verilog
      @verilog 25 днів тому

      안녕하세요 :) Verilog HDL S1 은 문법을 알고계신 상태를 가정하고 만들었어요. 즉 여기서 문법을 다뤄드리진 않아요. 실전에서 필요한 지식을 전달하는 목적을 갖고 만들었습니다. 배우신 내용들은 시너지가 나실 만한 것들이 보이고요. 통신칩설계를 목표로 하신다면 배우신 내용이 도움이 되실꺼에요.

  • @SHLee-vp5ey
    @SHLee-vp5ey 26 днів тому

    16:50 결론_ DocNav : 1, Zynq-7000 : 1 이외의 옵션은 0으로 바꾸면 됨.

  • @Kim-vt1ob
    @Kim-vt1ob 28 днів тому

    영상이 3분에서 끊깁니다 ㅠㅠㅠ

    • @verilog
      @verilog 28 днів тому

      아.. 맛보기 영상? 이에요. 인프런에 올라가 있는 강의 확인해주시면 될 것 같습니다.

  • @healing9488
    @healing9488 Місяць тому

    설계/연구직이 아니라 품질이나 생산같은 관리직군이면 제 기술경험의 핏이 좀 덜 맞아도 쓰는게 낫다고 보시나요? 예를들면, 자동차의 와이어링 하네스를 제조하는 기업인데, 저도 자동차 전기부품 관련 경진대회 수상경험이 있으나 와이어링 하네스와는 연관이 없습니다. 이런 경우 제 역량을 어필할 때 설계를 통해 쌓은 전자·전기적 원인 분석 능력과 검증 역량에 포커스를 두며 작성합니다. 즉, 회사 제품에 대한 직접적인 경험은 없지만 관리직에 필요한 역량을 어필합니다. 이럴 경우 서류 검토자 분들 입장에선 어떻게 느껴지시나요? 그리고 추가로, 공대생이 오픽 AL이면 서류 검토시 눈에 띄는 효과가 있나요? 아니면 IH와 별로 다를건 없나요? (공장 관리 직무에서도 공고에 영어 우대가 심심치 않게 있어 여쭤봅니다) 긴글 읽어주셔서 감사합니다.

    • @verilog
      @verilog Місяць тому

      안녕하세요. 설계/연구직군에만 있어봐서, 다른 분야에 대해서 답변은 조심스러운데요. 서류검토의 기본적인 원칙은, 채용공고에 적혀있는 "기술 요구사항", 에 얼마나 fit 한가 를 볼 것 같아요. 그것을 base 로 이 사람이 이 공고에 적힌 일을 잘 할 수 있겠구나, 없겠구나 를 판단해볼 것 같습니다. 따라서 모든 "기술 요구사항" 에 충족하지 못하더라도, 이 회사에서 어떤 일을 할지에 맞춰서 작성하시면 좋은 결과 있으실꺼에요. (잘 할 수 있음을 어필함) ======== 영어에 관련해서는 다시 말씀드리지만 공장 관리 직무는 저도 잘 몰라서, 영어가 얼마나 중요한지는 모르겠는데요. 공고에 영어 우대가 적혀있다면, 중요해보입니다. 공고를 믿는 수 밖에 없겠죠. 만약 본인이 IH 라서 AL 대비 영어에 문제가 있을 수 있겠다 생각하시는 거라면, 영어를 잘한다는 것을 증명하기 위한 다른 것으로 어필하시면 좋을 것 같아요. 이건 당연히 "경험" 을 본인이 갖고 계셔야 하겠지만요. 즐공하세요!

    • @healing9488
      @healing9488 29 днів тому

      @@verilog 답변 감사드립니다!

  • @gogigogi5333
    @gogigogi5333 Місяць тому

    기술경험이 없으면 이력서를 쓸게 아니라 그걸 쌓는것부터 해야겠네요... 감사합니다

    • @verilog
      @verilog Місяць тому

      기술경험이 없는데, 기술회사에 가는게 아이러니한 상황이죠 ㅠ 대학이라는 시간은 길고, 준비하실 시간은 충분하다고 생각합니다, 파이팅 하세요!!

  • @바바바바바바바-l5x
    @바바바바바바바-l5x Місяць тому

    비메모리 반도체쪽은 한국에선 수요가 많이없고 해외로 가야한다던데 정말인가요? ㅠㅠ

    • @verilog
      @verilog Місяць тому

      삼성, 하이닉스 같은 회사만 보시는거라면, 그럴 수 있겠다 싶긴 하겠지만, 한국에는 그래도 팹리스 회사가 많은 것 같아요! (사람인에 "verilog" 로 검색해보셔요) 검증도 있고, 설계도 있고, 분야는 생각보다 많습니다. 비메모리 반도체 일자리 없어진다고하면... 다른 전자과 분야는... 어찌 될지.. 잘 모르겠네요 ㅎㅎ

    • @바바바바바바바-l5x
      @바바바바바바바-l5x Місяць тому

      @@verilog 역시 그랬군요! 단편적인 친구들 말만 듣고 혹시나해서 여쭤봤습니다 ㅎㅎ 사실제가 설계독학님 짜주신 커리대로 쭉 갔었거든요 ㅎㅎㅎ 답변감삼당

    • @verilog
      @verilog Місяць тому

      @@바바바바바바바-l5x 국내에서 잘하시면, 해외 가시면 됩니다! 아니면 외국계도 괜찮고요. 주변에 그런 분들을 많이 보고 있어서, 근거 없는 이야기는 아니에요. 즐공하세요!

  • @김민수-m3h7f
    @김민수-m3h7f Місяць тому

    안녕하세요 회로설계에 관심이 생겨서 설계독학님의 강의를 듣고자 하는데, 아직 verilog와 FPGA 등에 관한 지식이 하나도 없습니다(2학년수료) 이럴 경우 "Verilog HDL - SAMIR PALNITKAR" 교재로 공부한 후에 강의를 듣는게 나을까요??

    • @verilog
      @verilog Місяць тому

      안녕하세요, 이번에 데이원에 출시한 강의가 Verilog HDL 문법 강의 인데요. C 언어, 논리회로 사전 지식이 있으시면 좋습니다. 강의 순서는 Verilog S0 (문법강의) -> S1 -> S2 순으로 들으시면 좋을 것 같아요. 다음 로드맵을 참고해주세요. miro.com/app/board/uXjVLzeZ6zI=/?share_link_id=334611415920

    • @김민수-m3h7f
      @김민수-m3h7f Місяць тому

      @@verilog 혹시 지금 season0 15%쿠폰 마감된건가요..??ㅜ

    • @verilog
      @verilog Місяць тому

      @ 판매 관련해서는 제가 직접 관여하진 않는데요 ㅠ 현재 보시는 화면이 그러하다먄 그런것 같아요

  • @jason020907
    @jason020907 Місяць тому

    안녕하세요 맛비님 전자계열전공 2학년 마친 학부생입니다. 2-1학기까지 전공에 별다른 뜻이 없다가 2-2학기때 반도체소자수업과 신호및 시스템 수업을 수강하고 현재 방학에 반도체산업 관련 책을 읽고 있습니다. 아직 구체적으로 어떤 분야에 진출하고 싶다 정하지 못했지만 ai반도체 엔지니어에 관심이 생겼습니다. 그런데 2-1학기 디지털공학 과목을 3-1학기때 재수강할 예정이고 c언어에 대한 지식이 많이 부족합니다. 디지털공학과 컴퓨터구조시간에 verilog 툴도 다룰 예정인데 어떤 공부를 해야 학과 전공을 따라가고 ai반도체 설계에 대한 지식을 쌓을 수 있을까요? 두서없이 적어서 죄송합니다. 메일이 따로 없는것 같아서 댓글로 여쭤봅니다.

    • @verilog
      @verilog Місяць тому

      안녕하세요. 개인적인 상담? 질문의 답은 조심스러워서 답을 잘 꺼리는 편인데요. 답변을 써보자면.. 최대한 학교의 커리큘럼을 따라가시는 것을 추천드립니다. 교수님들이 그냥? 만든 커리큘럼이 아니고, 도움이 되는 방향이다 라고 생각해요. 제 개인적으로 로드맵 관련 영상을 만든적이 있는데요. 참고부탁드려요. ua-cam.com/video/qzQFshHQxfI/v-deo.html 즐공하세요!!

    • @jason020907
      @jason020907 Місяць тому

      @verilog 감사합니다 참고해서 보완해나가겠습니다

  • @민민-v3m
    @민민-v3m Місяць тому

    안녕하세요. 맛비님. 해당 강의에 나오는 커리큘럼에서 C언어 / 신호및시스템 / 논리회로는 어느 부분까지 안다는 기준으로 작성된 것일까요? 해당 부분에 대해 조언을 구하고 싶습니다..! . 그리고 아직 위 세 과목이 준비 되지 않은 사람은 베릴로그 강의를 수강하기보단 준비 후 수강하는게 낫다고 생각하시나요? 진로를 이쪽으로 희망하여 조언 구합니다. 현재 세과목다 베이스는 없는상태입니다.

    • @verilog
      @verilog Місяць тому

      안녕하세요! 수준은.. 주관적인거라, 그나마 객관적인 지표는 대학교 강의를 수강 혹은 대학 강의에서 사용하는 책 1독. 이면 좋을 것 같아요. 개인적으로 반도체 설계는 진입장벽이 높은 분야다 생각합니다. 해당 지식 없이 Verilog 를 시작하시면.. 다 이해하시기 어려워보여요. 즐공하세요!

  • @zerobase-school
    @zerobase-school Місяць тому

    안녕하세요 설계독학 구독자님들! 😊 맛비님이 영상에서 소개해주신 강의는 현재 2025 대학(원)생/졸업생 취업 기원 오픈 특가로 45% 파격 할인 진행 중입니다🎉 여기에 더! 설계독학님의 디스코드 커뮤니티 회원이시라면 15% 중복 할인까지 더해져 압도적으로 저렴한 수강료로 제공해드리고 있습니다🥳 ✨강의를 듣고 리뷰 작성해주실 분들을 선정하여 100% 무료 수강권도 드리고 있으니 놓치지 마세요!✨ 📌오픈 특가: ~12/19(목) 종료 (*강의 링크는 영상 설명란 참고)

  • @YSC-k6i
    @YSC-k6i Місяць тому

    안녕하세요! 취업 전부터 맛비님 강의를 봐온 구독자입니다. 제로베이스의 강의 커리큘럼을 한번 봤는데 차량용 반도체 과정도 있어서 질문 드립니다. 현재는 다른 분야 RTL 직무로 재직중인데 최종 목표는 차량용SoC 쪽이라 수강하면 개인적으로 인사이트를 얻음에 있어 좋을거 같아서 여쭤봅니다. 강의에 포함되는 내용이 차량용 프로토콜 CAN FlexRay Ethernet NoC등을 포함한 차량용 반도체 설계 전반을 다루는 지 궁금해서 질문 남깁니다ㅎㅎ 😊

    • @verilog
      @verilog Місяць тому

      안녕하세요. 차량용 SoC 강의는 내년에 나오는 것으로 알고있어요. 저 말고 다른 전문가 분이 Open 하실 것 같습니다. 원하시는 부분은 들어있는 것으로 알고있어요. 즐공하세요!!

  • @yeahdd_is_me
    @yeahdd_is_me Місяць тому

    안녕하세요 맛비님! 혹시 인프런에서 운영하시는 유료 멘토링을 추후 다시 오픈 하실 계획이 있으실까요? 꼭 여쭤보고 싶은 부분들이 있어서요 ㅜ.ㅜ

    • @verilog
      @verilog Місяць тому

      안녕하세요. 아쉽게도.. 멘토링을 다시 오픈할 계획은 없어요. 하지만!! 이번 신규강의 Open 기념으로 라이브를 진행할 예정이고요. 다음 링크 참고하시면, 거의 맨 밑에 QnA 질문 계획이 있습니다. 여기에 남겨주시면 답변드릴께요. zero-base.co.kr/pages/66840?_token=test_token&

    • @yeahdd_is_me
      @yeahdd_is_me Місяць тому

      ​@@verilog 감사합니다 !!!

  • @f2nale210
    @f2nale210 Місяць тому

    안녕하세요 맛비님. 제가 강의를 사놓고 혹시 듣지 않고 미룰까봐 일부로 이번 방학 때 다 듣기 위해 6개월 권으로 신청하였습니다. 혹시 나중에 이를 연장할 수 있는 방법이 있을까요?

    • @verilog
      @verilog Місяць тому

      @@f2nale210 안녕하세요! 구매 감사드립니다. 판매 정책 부분은 “데이원” 에 문의 해보셔야 할 것 같아요. 홈페이지 확인해보니, 최하단에 이메일로 연락이 가능해보이는데요. 확인 해보실 수 있을까요?

  • @fallenpowerjeong2
    @fallenpowerjeong2 Місяць тому

    안녕하세요 맛비님 AI HW 쪽으로 진로를 결정한 전자공학과 3학년에 재학 중인 학부생입니다. C언어는 1학년 때 point 정도까지 나갔지만 C++을 이용해서 템플릿, 클래스, 파일 입출력 등 배웠습니다. 또한 최근에 인텔 쿼터스와 Altera FPGA 보드를 이용해 세븐세그먼트, ram 실습을 했었습니다. 마지막으로는 프로젝트성으로 CPU설계도 해봤습니다. 교수님께서는 더 나아가 AI 가속기도 해보라고 하셨습니다. 맛비님께서 필독하라고 하셨던 "준비된 사람"인지 잘 모르겠습니다. 어느 정도가 맛비님께서 생각하시는 "준비된 사람"인지 잘 모르겠어서 댓글 남겨드립니다. 감사합니다.

    • @verilog
      @verilog Місяць тому

      안녕하세요! 중복 댓글을 달아주셨군요. (꼭 제 생각을 듣고 싶으셨겠구나.. 생각하고 있습니다.) 아시겠지만 이런 짧은 글로는 질문자님을 당연히 전부 이해할 수 없어요. 그래서 답변을 드려도 되나 조심스러운데요. 기술적인 내용을 떠나서 먼저, 다들 수준이 높아지셔서.. 주변 분들과 본인의 역량을 비교해보시는 것도 좋을 것 같아요. 근래 제가 생각하는 "준비된 사람" 취업 후에 바로 업무를 할 수 있는 Level 같은데요. 그리고 프로젝트와 같은 경험도 쌓아보시고, "스스로 무언가를 할 수 있다" 자신감이 있으시면 취업도 잘 되시겠죠? 결국 본인이 결과를 만들어야 한다고 생각합니다. 즐공하세요 😊

  • @짱구안-l1m
    @짱구안-l1m Місяць тому

    안녕하세요 맛비님, 실전 VHDL Season 1, 2 수강에도 FPGA 보드가 혹시 필요한지 궁금합니다! 그리고 비메모리 분야로 공부한 내용을 메모리 업계에서도 어필할 수 있는지 궁금합니다 두 분야 모두 준비하고 싶어서요...! 늘 감사히 잘 보고 있습니다

    • @verilog
      @verilog Місяць тому

      안녕하세요! 먼저 VHDL 이 아닌 Verilog HDL 강의 입니다. (두개가 다릅니다.) Verilog HDL 에서는 FPGA 를 사용하는 방법에 대해서 다루지 않아서, 없으셔도 문제가 되지 않습니다. 다만 전달드리는 코드가 FPGA 에 올라갈 수 있는 코드들이기 때문에 있으면 시너지는 있겠죠. (물론 FPGA 를 사용할 수 있다는 전제) 메모리 업계는 제가 답변드리기 조심스럽지만, (비메모리 분야에 있어서) 메모리는 당연히 잘아는데, 비메모리를 안다. 식으로 접근하면 좋을 것 같습니다.

  • @superkawaii_LIT
    @superkawaii_LIT Місяць тому

    숭실대 다니고있는데 자대 석사해도 경쟁력이 생길까요? 금전문제도 있고 휴학을 좀 해서 학석연계로 하고싶은데 보통 대학원은 yk까지만 좋다고 하시는분도 계셔서요

    • @verilog
      @verilog Місяць тому

      학교 레벨로 손해보는 경우는, 처음 입사할때 가장 크다 라고 생각해요. 하지만 개인적으로 이력서를 볼때 학교 레벨보다는 해오신 일이 얼마나 팀내에 핏이 맞는가를 더 높게 쳐줄 것 같습니다. 따라서.. 숭대 석사면 나쁘지 않다고 봐요. 숭대라고 서류탈락시켜본 경험은 없네요 ㅎㅎ

    • @superkawaii_LIT
      @superkawaii_LIT Місяць тому

      @@verilog 답변 감사합니다.

  • @kaosiciwjssbcydj9952
    @kaosiciwjssbcydj9952 Місяць тому

    안녕하십니까! 취준생인데요 혹시 할인이나 강의 프리패스 할인 등 없을까요?..ㅠ

    • @verilog
      @verilog Місяць тому

      안녕하세요! 디코 커뮤니티 가입하셔셔 들어오시면, 할인쿠폰 채널이 있습니다. 거기있는 쿠폰 사용하시면 될 것 같아요!

  • @짱구안-l1m
    @짱구안-l1m Місяць тому

    안녕하세요 맛비님, 전자공학과 재학중인 학부생입니다. 취업 및 fpga 교육 수강에 대해 여쭤보고 싶은 것들이 있는데, 혹시 개인적으로 간단한 상담도 받으시는지 궁금합니다. 감사합니다!

    • @verilog
      @verilog Місяць тому

      안녕하세요. 상담은 시간을 만들어서 하고 있지는 않아요. 커뮤니티 오셔서 글 남겨주시면, 다른 분들의 도움을 받을 수 있을지 않을까 싶어요. 강의 관련 간단한거라면 여기 댓글이나, 커뮤니티에서 확인가능할 것 같아요. 즐공하세요!

  • @이민규-l8r
    @이민규-l8r Місяць тому

    댓글 잘 안다는데 감사합니다 사랑합니다 2024.1버전에서도 잘 동작합니다 ㅎㅎ

    • @verilog
      @verilog Місяць тому

      최근에 저도 2024.1 로 설치해봤는데, 잘 되더라고요. 즐공하세요!!

  • @hinhnguyenlegia7391
    @hinhnguyenlegia7391 2 місяці тому

    Hi, did you have any video about installing vivado on WSL, please share me.

    • @verilog
      @verilog 2 місяці тому

      Hi, please find below link. As you know my channel is only for Korean, please understand it. ua-cam.com/video/rng4dsqDP0A/v-deo.htmlsi=5lF2JFT-QSyXHzNr

    • @hinhnguyenlegia7391
      @hinhnguyenlegia7391 Місяць тому

      @@verilog Thank you. That is good enough for me.

  • @rkdgur90
    @rkdgur90 2 місяці тому

    오랜만에 뵙습니다, 맛비님! 새로운 강의에 목마른 구독자임니다 ㅎㅎ 다음 강의 출시일과 강의 주제를 알 수 있을지 여쭈어봅니다~~

    • @verilog
      @verilog 2 місяці тому

      안녕하세요!! Verilog HDL LRM 강의입니다. 표준 정규문서를 base 로 한 verilog 문법 강의에요. 올해가 끝나기 전에 전체 분량 중 30% 정도 해서 업체에서 오픈을 시작하는 것으로 알고있습니다. 즐공하세요!!

  • @상혁신
    @상혁신 2 місяці тому

    맛비님 zybo z7-20 사려고 했는데...80만원이네요....?ㅠㅠ

    • @verilog
      @verilog 2 місяці тому

      인플레이션이.. 심하네요 ㅠ

  • @My2521-y1g
    @My2521-y1g 2 місяці тому

    Wow🎉🎉

  • @hwe965
    @hwe965 2 місяці тому

    드디어!!

    • @verilog
      @verilog 2 місяці тому

      가늘고.. 길게..? 운영해 보겠습니다 ㅎㅎ

  • @아크3
    @아크3 2 місяці тому

    영상 보자마자 입장 완료~!!

    • @verilog
      @verilog 2 місяці тому

      감사합니다~~!!! 라방에서 만나서 반가웠어요!

  • @안옥철-p8h
    @안옥철-p8h 2 місяці тому

    안녕하세요 맛비님 영상 잘 보고 있습니다. 혹시 mobaxterm으로 구동할 때 루트가 아닌 사용자로 안뜨는데 ( 우분트 처음 설치 후 실행 시에도 사용자이름 설정하라는 란이 나오지 않았음) tools 파일이나 등등 루트에서 계속 진행해도 되나요? 아니면 따로 사용자를 만들어야하나요? 우분투에서도 안떠서 어떻게 하는지를 모르겠네요.. 그리고 Hyper-v가 설정에 없는 사람은 따로 깔아야하는건가요? 아직 setp1 까지 안갔지만 사용자계정이 아닌 루트 계정으로 되는 것말고는 문제는 없어요 수정 ----- 우분투에서 어떻게 해서 파일 만들어서 그것을 기본으로 하게 바꿨는데 이름만 바뀌고 우분투 cmd창에서 whoami라고 하면 root라고 해요 이후에 mobaterm에서 matbi에 mkdir tools를 했는데 ls를 하면 root에도 tools가 있는데 어떤 문제인가요?

    • @verilog
      @verilog 2 місяці тому

      안녕하세요 :) "root" 는 관리자 계정이고요. 당연히 계정 생성 또한 가능합니다. 관련해서는 저보다는 구글링을 통해서 해결하시는게 빠르고 얻으시는게 많으실꺼에요. 즐공하세요

  • @SBRW-x4g
    @SBRW-x4g 2 місяці тому

    안녕하세요! 좋은 강의 감사합니다. 혹시 1:00에서 100Mhz여서 1억번이 아니라 100만번이 나오는 이유가 무엇인가요...??

    • @verilog
      @verilog 2 місяці тому

      인프런에도 올라왔던 질문이라.. 오류입니다 ㅎㅎ 1억번이 맞아요

  • @1분공학이슈
    @1분공학이슈 2 місяці тому

    혹시 7segment로 시계를 구현 하려고 하는데, uart를 이용한 방식과 차이가 많이 있을까요..?

    • @verilog
      @verilog 2 місяці тому

      출력 방법의 차이일뿐, 시계를 구동하는 로직은 동일할 것 같아요.